Устройство для вычисления функции

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик ии 947855(23) Приоритет -Государственный комитет СССР по делам изобретений и открытий,. ,-г- ( аинской ССР,Бйв"Ордена Ленина институт кибернетики АН Ук 1) Заявит 154) УСТРОИСТВ НИЯ ФУНКЦИИ,Е 1л 1 ВЬИИ 10 я гистр Изобретение относится к цифровой ычислительной технике и может быть спольэовано для вычисления функции а также для получения квадратичных характеристик числовых последовательностей, необходимых при статистической обработке данных.Известно цифровое устройство длярешения уравнений вида к = х + у,содержащее регистр, блок управления,элементы И 11 .Недостатком его является низкоебыстродействие,Наиболее близким по техническойсущности к предлагаемому являетсяустройство для вычисления функциии 2вида у(п)= Ь.) содержащее .регистр числа, блок управления, блокикоммутации, сумматор, регистры результата промежуточного результата,суммы 2 .Недостатком .известного устройстваявляется невысокое быстродействие.Цель изобретения - повышениебыстродействия.Поставленная цель достигаетсятем, что в устройство для вычисленихфункции вида .2 , содержащее ре исходного числа, выходом подключенный к входу регистра коммутации, выход которого соединен с входом регистра преобразования, блок управления,введены триггер управления инвертированием, элементы И, ИЛИ, сумматор по модулю два, элемент запрета,причем 1-й разряд регистра (1 = 1-:х)преобразования содержит триггер,сумматор по модулю два, элементы И,ИЛИ, при этом выход триггера соединен с первым входом первого элемента И, второй вход которого подключенк выходу сумматора по модулю два ипервому входу второго элемента И, авыход - к входу элемента ИЛИ, второйвход которого подключен к выходу элемента ИЛИ (1-1)-го разряда регистрапреОбразования и первому входу сум"матора по модулю два, второй входкоторого и второй вход третьего элемента И соединены с выходом элемента И 1-го разряда регистра коммутации, второй вход второго элемента И1-го разряда регистра преобразованиясоединен с выходом первого управляющего элемента И устройства и сосчетным входом триггера 1-го разряда регистра исходного числа, выходвторого элемента И 1-го разряда ре 947855гистра преобразования соединен сосчетным входом триггера 1-го разрядарегистра преобразования в 1-м разряде регистра коммутации, выход элемента запрета соединен с первым входомэлемента ИЛИ, второй вход которого 5соединен с выходом элемента ИЛИ (1-1)го разряда регистра коммутации, первый вход элемента И 1-го разряда регистра коммутации соединен с выходомтриггера 1-го разряда регистра ком Омутации, подключенного к первомувходу блока управления, и с входомэлемента запрета (1-1)-го разрядарегистра коммутации, второй вход элемента И 1-го разряда регистра коммутации соединен с выходом триггера1-го разряда регистра исходного числа, выход элемента ИЛИ и-го разрядарегистра коммутации соединен с вторым входом блока управления и с первым входом второго управляющего элемента И, второй вход которого соединен с первым выходом блока управления, а выход - с входом триггерауправления инвертированием, выходкоторого подключен к первому входупервого управляющего элемента И, второй вход которого подключен к второмувыходу блока управления устройства. 55 Кроме того, блок управления содержит элементы И, ИЛИ, триггер,генератор импульсов, причем выходгенератора импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом 35элемента ИЛИ, входы которого соединены с первым входом блока управления, выход первого элемента И подключен к первым входам второго итретьего элементов И и к счетному 40входу триггера, вход которого подключен к второму входу блока управления, прямой и инверсный выходытриггера соединены с вторыми входамисоответственно второго и третьего 45элементов И, выходы которых являютсясоответственно вторым и первым выходами блока.На фиг,1 представлена схема вычисления функции; на фиг,2 - вариант выполнения блока управления.Схема (фиг.1) содержит регистр 1преобразователя, регистр 2 коммутации, регистр 3 исходного числа, триггер 4 управления инвертированием,триггеры 5-7, элементы И 8-10, элементы ИЛИ 11, сумматор 12 по модулюдва, элемент И 13, элементы 14 запрета, элементы ИЛИ 15, управляющие элементы И 16 и 17; блок 18 управления(фиг.2) содержит генератор 19 импульсов, триггер 20, элементы И 21-23,элемент ИЛИ 24, входы 25 и 26, выходы 27 и 28,Устройство работает следующим образом. 65 В исходном состоянии содержимоетриггера управления "0", в регистре1 - нули, в регистре 2 - единицы, ав регистре 3 - исходное число. Поэтому на выходе элемента И 15 и -горазряда регистра 2 состояние и -горазряда регистра 3 и все разрядыисходного числа подключены к регистру 1, В первом цикле работы устройства из устройства управления навыход 27 выдается сигнал сдвига. Поэтому сигналу происходит правый сдвигсодержимого регистра 2, при этом состояние регистра преобразуется квиду 01111, и левый сдвиг содержимого регистра 1, В регистре 1 остаются нули, а в триггер управления инвертированием переписывается содержимое и-го разряда регистра 3 исходного кода, В результате правого сдвига содержимого регистра 2 происходитотключение переменной и-го разрядаот соответствующего входа регистра 1.На выходе элемента ИЛИ 15 п-го разряда регистра 2 появляется переменнаяиразряда регистра 3, В регистре 1происходит срабатывание комбинационной логики и на соответствующих входах элементов И 8 Формируются условия инвертирования разрядов этогорегистра, Затем устройство управленияна выход 28 инвертирования выдаетсигнал инвертирования и в зависимости от состояния триггера 4 управления и условий инвертирования в раз -рядах происходит инвертирование содержимых разрядов регистра 1 и разрядов регистра 3. В следующем цикле работы устройства путем подачи сигналана выход 27 сдвига осуществляетсясдвиг содержимого регистра 1 влево,а регистра 2 вправо на один разряд.При этом в регистр 1 сдвигаетсяпрежнее содержимое триггера 4 управления, в котбрый записывается новоесодержимое, состояние ипеременнойрегистра 3. В регистре 2 образуетсякод 001111. Таким образом, происходит отключение и и ипеременныхот соответствующих входов регистра 1,а на выходе элемента ИЛИ 15 и-го разряда регистра 2 Формируется значениеппеременной регистра 3, которое вследующем цикле переписывается втриггер 4 управления. После подачисигнала сдвига устройство управлениявыдает сигнал инвертирования на вход28 и происходит инверсия в соответствующих разрядах, Таким образом, врезультате И циклов работы устройства в регистре 1 Формируется резульхтат вычисления ,с(Предлагаемое устройство является более быстродействующим имеет меньшее количество аппаратуры по сравнению с извесТными схемами.Формула изобретения 1. Устройство для вычисления функции Е , содержащее регистр исходного числа, выходом подключенный к 5 входу регистра коммутации, выход которого соединен с входом регистра преобразования, блок управления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и 10 сокращения аппаратуры, в него введены триггер управления инвертированием, элементы И, ИЛИ, сумматор по модулю два, элемент заПрета, причем 1-й разряд регистра 1 = 1 в : х) пре 15 образования содержит триггер, сумматор по модулю два, элементы И, ИЛИ, при этом выход триггера соединен с первым входом первого элемента И, второй вход которого подключен к вы ходу сумматора по модулю два и перному входу второго элемента И, а выход - к входу элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход кото рого подключен к выходу элемента ИЛИ (1-1)-го разряда регистра преобразования и первому входу сумматора по модулю два, второй вход которого и второй вход третьего элемента И сое динены с выходом элемента И 1-го разряда регистра коммутации и с прямым входом элемента запрета 1.-го разряда регистра коммутации, второй вход второго элемента И 1-го разряда регистра преобразования соединен с выходом первого управляющего элемента И устройства и со счетным входом триггера 1-го разряда регистра исходного числа, выход второго элемента И 1-го разряда регистра преобразования соединен со счетным входом триггера 1-го разряда регистра преобразования в 1-м разряде регистра коммутации, выход элемента запрета соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом элемента ИЛИ (1-1)-го разряда регистра коммутации, первый вход элемента И1-го разряда регистра коммутации соединен с выходом триггера 1-го разряда регистра коммутации, подключенного к первому входу блока управления, и с входом элемента запрета(1-1)-го разряда регистра коммутации,второй вход элемента И 1-го разрядарегистра коммутации соединен с выходом триггера 1-го разряда регистраисходного числа, выход элемента ИЛИи-го разряда регистра коммутациисоединен с вторым входом блока управления и с первым входом второгоуправляющего элемента И, второй входкоторого соединен с первым выходомблока управления, а выход - с входом триггера управления инвертированием, выход которого подключен кпервому входу первого управляющегоэлемента И, второй вход которого подключен к второму выходу блока управления устройства.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок управления содержит элементы И, ИЛИ,триггер, генератор импульсов, причемвыход генератора импульсов соединенс пеовым входом первого элемента И,второй вход которого соединен с выходомэлемента ИЛИ, входы которого соединены с первым входом блока управления,выход первого элемента И подключен кпервым входам второго и третьего элементов И и к счетному входу триггера, вход которого подключен к второму входу блока управления, прямой иинверсный выходы триггера соединеныс вторыми входами соответственновторого и третьего элементов И, выходы которых являются соответственновторым и первым выходами блока.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРУ 453697, кл.С 06 Г 7/38, 1972.2. Авторское свидетельство СССР9 765803, кл.С 06 Е 7/38, 1978