Формирователь сигнала цифровой следящей развертки

(72) Автор изобретенная опашенко 1) Заявят(54) ФОРМИРОВАТЕЛЬ СИГНАЛА ЦИФРОВОЙ СЛЕДЯЦЕЙ РАЗВЕРТКИя к телевиде ься в телевиследящих сиседающие телекопления эаря 5 иэ"кори о 15 Изобретение относит ию и может использова ионных измерительных емах, использующих пе иэионные трубки без н дов.По основному авт. св. У 692111вестен формирователь сигнала цифровой следящей развертки, в которомрекция сигнала развертки обеспечивается смещением растра на фотокатоде передающей трубки синхронно сколебаниями относительно ее проекциобъекта. Формирователь содержит сумматор кодов, на первый вход которогпоступает код с регистра развертки,а на второй - код поправки, пропорциональный мгновенному смещению проекции объекта. Результирующий кодпереносится на регистр памяти, связанный с цифроаналоговым преобразователем, выход которого через усилитель соединен с отклоняющей катушкой1,2Недостатком данного формирователя является введение кода поправки только в моменты времени поступления тактовых импульсов, что снижает эффективность.коррекции при высоких относительных скоростях перемещения проек ции объекта (когда за период повторения тактовых импульсов перемещение проекции объекта равно или больше половины размера проекции апертуры),Цель изобретения - повышение эффективности коррекции при высоких отсительных скоростях перемещения проекции объекта.Указанная цель достигается введением в совокупность признаков формирователя последовательно соединенных инвертора, триггера с раздельными входами и первого элемента И, включенных между четвертым выходом блока эадвржки и входом регистра развертки, причем второй вход первого элемента И соединен с первым выходом блока задержки, последовательно соезаписи второго слагаемого сумматора 4 кодов и на вход разрешения записидополнительного регистра 11 памяти, при этом в.сумматор 4 кодов и в дополнительный регистр памяти переносится значение кода поправки с ана1 лого-цифрового преобразователя 3,и в сумматоре 4 кодов производитсяоперация алгебраического сложения кодов координаты и поправки. С четвертого выхода блока 9 задержки задержанные на 3 Т тактовые импульсыпоступают на вход разрешения записи 3 93645диненных дополнительного регистра памяти, цифрового компаратора, второго элемента И, на второй вход которого поступают мультитактовые импульсы, элемента ИЛИ, включенногомежду третьим выходом блока задержки и его входом, а также дополнительного блока задержки, подключенного "к второму входу элемента ИЛИ,причем вход дополнительного блока щзадержки и второй вход триггера сраздельными входами подключены к входу тактовых импульсов, при этом четвертый выход блока задержки соединенс вторым входом первого регистрр памяти, выход триггера с раздельнымивходами - с третьим входом второгоэлемента И, а вторые входы дополнительного регистра памяти и цифровогокомпаратора соединены с выходом аналого"цифрового преобразователя,На чертеже показана блок-схемаустройства,Формирователь содержит датчик 1угловых перемещений, фазочувствитель-ный амплитудный детектор 2, аналогоцифровой преобразователь 3, сумматор 4 кодов, регистр 5 развертки, первый регистр 6 па;-яти, цифроаналовый преобразователь 7, усилитель8 сигнала развертки, блок 9 задержки, отклоняющую катушку 10, дополнительный регистр 11 памяти, цифровойкомпаратор 12, первый элемент И 13,инвертор 14, триггер 15 с раздельными входами, второй элемент И 16, эле;мент ИЛИ 17 дополнительный блок 18задержки.Формирователь работает следующимобразом,Мгновенное значение угла наклонаплатформы по данной координате измеряется датчиком 1 угловых перемещений, сигнал которого демодулируется фаэочувствитепьным амплитуднымдетектором 2 и преобразуется в кодпоправки аналого-циФровым преобразователем 3, выход которого соединенсо входом второе слагаемое сумматора4 кодов входом дополнительного регистра памяти 11 и первым входомцифрового компаратора 12. Вход первое слагаемое сумматора 4 кодов соединен с выходом регистра 5 развертки. На каждом шаге развертки, соответствующем изменению кода регистра 55развертки на единицу младшего разряда, в сумматоре кодов 4 производится алгебраическое (с учетом знака 4 4поправки) сложение кода координат регистра 5 развертки с кодом поправки отклонения аналого-циФрового преобразователя 3. На счетный вход регистра 5 развертки, соединенный свходом установки нуля сумматора 4кодов, через блок 9 задержки и первый элемент И 13 поступают тактовые импульсы с выхода элемента ИЛИ 17задержка этих импульсов относительно импульсов на выходе элемента ИЛИ 17 равна нулю, Тактовые импульсы устанавливают в нуль сумматор 4 кодови продвигают на единицу младшегоразряда регистр 5 развертки. 0 второго выхода блока 9 задержки тактовые импульсы, задержанные на времяТ, поступают на вход разрешения записи первого слагаемого сумматора4 кодов, при этом текущий код координаты с регистра 5 развертки переносится в сумматор 4 кодов, С третьего выхода блока 9 задержки задержанные на время 2 Т тактовые, иипульсы поступают на вход разрешения первого регистра 6 памяти и на входинвертора 14, разрешая запись в первый регистр памяти кода результатас выхода сумматора 4 кодов и устанавливая триггер 15 с раздельными входами в состояние логического нуля.Величина времени задержки Т должнабыть достаточной для окончания переходных процессов в сумматоре 4кодов. Таким образом, при каждом шаге развертки положение проекции апер- туры на фотокатоде диссектора определяется как кодом регистра 5 развертки, так и коДом поправки отклонения аналого-цифрового преобразователя 3, которые суммируются с учетом знака кода поправки отклонения.936151 6 5В промежутке между тактовымиимпульсами текущее значение кода поправки на выходе аналого-цифровогопреобразователя 3 сравнивается созначением кода поправки, записанным з.в дополнительный регистр 11 памятипри определении кода перемещенияапертуры в предыдушем такте, цифровым компаратором 12. Если разностьтекущего и запомненного значений 10кода поправки превышает по модулюзаданную величину, то выходной сигнал цифрового компаратора изменитсяс запрещающего на разрешающий длявторого элемента И 16. Поскольку на 15втором входе управления второго элемента И 16, соединенном с инверсным выходом триггера 15 с раздельными входами, также имеется разрешающий потенциал (поскольку триггер 20установлен в нуль на последнем эта.пе формирования кода смещения апертуры), мультитактовый импульс пройдет через элемент И 16 и элементИЛИ 17 на вход блока 9 задержки и 25произведет описанные выше для тактового импульса операции: установкув нуль сумматора кодов, запись в сумматор кода регистра развертки, запись в сумматор кода поправки и за- З 0пись результирующего кода в первыйрегистр 6 памяти, а также подтверждение нулевого состояния триггера15 с раздельными входами, Но операция обновления кода на регистре 5развертки не будет выполнена мультитактовым импульсом, поскольку на втором входе первого элемента И 13.имеется запрещающий потенциал спрямого выхода триггера с раздельными входами 15, и мультитактовыйимпульс через первый элемент И 13 непроходит. Обновленное значение кодапоправки одновременно с записью всумматор ч также записывается в до 45полнительный регистр памяти 11, чтовызывает изменение выходного сигналацифрового компаратора 12 с разрешающего на запрещающий. Прохождениепоследующих мультитактовых импульсовчерез второй элемент И 16 запрещает- фся и схема находится в состоянииожидания, сохраняющемся либо до: прихода очередного тактового импульса,либо до момента изменения кода поправки отклонения на заданную велицину относительно записанного в дополнительный регистр 11 памяти значения,За счет введения обновленного значения кода поправки отклонения не обусловлено моментом поступления очередного тактового импульса, а производится в каждый момент времени, когда разность между введенным значением кода поправки и его текущим значением превышает заданную велицину, предлагаемый. формиро-. ватель обеспечивает более эффективную коррекцию положения апертуры при высоких относительных;скоростях перемещения проекции объекта.Для того, чтобы процессы формирования кода положения апертуры, вызы ваемые тактовыми и мультитактовыми импульсами, не перекрывались во времени, введен дополнительный блок 18 задержки, вход которого соеди-нен со входом установки единицы триггера 15 с раздельными входами,. а выход - со вторым входом элемента ИЛИ 17, Дополнительный блок 18 задержки осуществляет задержку тактового импульса на время 3 Т, Если тактовый импульс приходит со сдвигом по времени относительно мультитактового импульса, вызвавшего формирование обновленного значения кода положения апертуры, меньшим 3 Т, то, установив триггер 15 с раздельными входами в положение единицы, он запрещает прохождение последующих мультитактовых импульсов через элемент И 16 и одновременно разрешает прохождение выходного импульса блока 9 задержки через первый элемент И 13 на счетный вход регистра 5 развертки. Через интервал времени 3 Т, на котором закончится процесс формирования кода положения апертуры, вызванный приходом мультитактового импульса, тактовый импульс поступает с выхода дополнительного блока 18 задержки через элемент ИЛИ 17 на вход блока 9 задержки и вызывает новый процесс формирования кода положения апертуры.Таким образом, исключается совмещение во времени одного и другого процесса формирования кода положения апертуры, т.е. наличие сигналов разрешения одновременно на двух входах управления сумматора кодов, приводящее к неоднозначности выходного кода сумматора.формула изобретенияформирователь сигнала цифровой следящей развертки по авт. св.936454 ИИПИ Заказ 4260/77 Тираж 688 Подписное филиал ПНП "Патент", г. Ужгород, ул. Проектная,11 692111, о т л и ч а ю щ и й с ятем, что, с целью повышения эффективности коррекции при высоких относительных скоростях перемещенияпроекции объекта и датчика видеосигнала, введены последовательносоединенные инвертор, триггер,с раз"дельными входами и первый элемент И,включенные между четвертым выходомблока задержки и входом регистраразвертки, а второй вход первогоэлемента И соединен с первым выходоблока задержки, последовательносоединенные дополнительный регистрпамяти, цифровой компаратор, второйэлемент И, на второй вход которогопоступают мультитактовые импульсы,и элемент ИЛИ, включенНые междутретьим .выходом блока задержки иего входом, а также дополнительный блок задержки, подключенный к второму входу элемента ИЛИ, причем входдополнительного .блока задержки и второй вход триггера с раздельными вхо% дами подключены к входу тактовыхимпульсов, при этом четвертый выходблока задержки соединен с вторым входом первого регистра памяти, выходтриггера с раздельными входами - с10 третьим входом второго элемента И,а вторые входы дополнительного регистра памяти и цифрового компараторасоединены с выходом аналого-цифровогопреобразователя,1% Источники информации,принятые во .внимание при экспертизе 1. Авторское свидетельство СССР йф 629111, кл. Н 04 М 3/16, 1978 рв (прототип),