Фазосдвигающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик оц 935819(22) Заявлено 2208. 80 (21) 2995520/18-21 1 И) М. Кл. О 01 В 25/04 с присоединением заявки МВ(23) Приоритет Государственный комитет СССР по делаю изобретений и открытий(54) ФАЗОСДВИГАЮЩЕЕ УСТРОЙСТВО Изобретение относится к фазосдвигающим устройствам, в которыхизменение фазового сдвига и частоты сигналов зависит от внешнихуправляющих сигналов, и, в частности, может быть использовано припроверке измерителей моментов,Известен фазовращатель, содержащий управляемйй генератор с устройствами частотной и фаэовой подстройки частоты, выход которого подключен к двум идентичным пересчетным блоком, а также блок записи кода, две группы вентилей, блок аналоговой памяти и фильтр нижних частот 1(.Это устройство обладает сложнойсхемой и формирует сигналы со сдвигомфазы от 0 до 360Наиболее близким к предлагаемомуявляется устройство, содержащееблок задержки, выходной триггер иэлемент совпадения 2.)Изменение фазового сдвига возможно в.интервале от 0 дс 360 о. Известное устройство не обеспечивает непрерывного изменения фазы в диапазоне (-180 о) в (+180 о),Цель изобретения - расширениефункциональных возможностей,Указанная цель достигается тем,что в фазосдвигающее устройство,содержащее два триггера, блок задержки, выход которого соединен о вторым входом второго триггера, и первый элемент совпадения, введены двасумматора, два дополнительных блоказадержки, второй элемент совпадения,два.формирователя и источник постоянногс напряжения, выход котсрсгссоединен со вторым входом первогодополнительного блока задержки ипервыми входами сумматсрсь одновременно, а вторые входы последних являются входами устрсйотва, причемвыход первого сумматора подсоединен к первым входам всех блоков задержки, а выход второго сумматсра 20ко вторым входам блока задержки ивторого дополнительного блока задержки, при этом выход второго дополнительнсгс блока задержки соединенс первым входом второго триггер 1,.выход которого через второй фсрт рователь подключен кс второму выходуустррйства, причем выход дополнительного блока задержки соединен одновременно с его входом управления и первыми входами элементов совпадения, вто рые входы которых подсоединены к выхо 935819дам первого триггера, первый выход которого соединен через первый Формирователь с первым выходом устройства, кроме того выходы первого и второго элементов совпадения подсоединены ко входам управления блока задерж ки и второго дополнительного блока задержки соответственно.При этом блок задержки состоит из интегратора, вход которого является первым входом блока, а выход соединен 10 с первым входом компаратора, второй вход которого является вторым входом блока, а выход компаратора через .Формирователь соединен с выходом блока, причем вход управления интегратора яв-;1) 5 ляется входом управления. блока задержки.На фиг.1 приведена структурная схе.ма устройства; на фиг.2 - структурная схема блока задержки; на фиг.3- эпюры сигналов на выходах узлов устройства.фазосдвигакщее устройство содержит первый и второй сумматоры 1 и. 2, источник 3 постоянного напряжения, первый и второй дополнительные блоки 4 и 5 задержки, .блок 6 задержки, первый триггер 7, первый и второй элементы 8 и 9 совпадения, первый формирователь 10, второй триггер 11 и второй формирователь 12.Блоки 4, 5 и 6 задержки содержат интегратор 13, компаратор 14 и Формирователь 15.Устройство работает следуюцим обраэоме35фазовые датчики измерения крутя" щих моментов вырабатывают два сигналагде (в " круговая частота напря"женин питания датчиков;Я, - круговая частота врацения роторов датчиков;Ч(1) - угол сдвига Фазы, пропорциональный крутящему моменту.Фазосдвигаюцее устройство должно вырабатывать сигналы, подобные сигналам (1) . 50На первый вход устройства (Вх.1) подается напряжение, задающее величину б:., а на второй вход (Вх.2) задающее величину Ч . Напряжение на входах устройства могут быть описаны 55 выражениями,фВ), Бо,9.2 ТГ,ВМ .2 09. (2)6 Огде Р - частота вращения роторадатчика;8 мас.1 табный коэФфициент,смВ срад У - угол сдвига фазы;Я - масштабный коэффициент,ВрадИсточник 3 вырабатывает постоянное напряжение 0 , сигнал на выходе первого сумматора 1 описывается выражениемгде К ; К - коэффициенты передачи сумматора 1 по первому и второму входам соответственно.Напряжение 0 подается на Вх.1 блока 4 задержки и,интегрируется интегратором 13 этого узла. Сигнал на его выходе(Ъ(-4 016о (4) где 9 - время интегрирования, отсчитанное относительно моментасброса.Напряжение 0 4 нарастает, пока не изменяется полярность напряжения на выходе компаратора 14 блока 4. При изменении напряжения на выходе компаратора 14 срабатывает Формирователь .15, вырабатывающий короткий импульс (0,1, Фиг.3). Этим импульсом сбрасывается в ноль интегратор 13 блока 4 (компаратор 14 возвращается в исходное состояние), изменяется состояние первого триггера 7. Этот процесс повторяется циклически,Изменение состояния первого триггера 7 происходит в моменты, когда выполняется условиеМ"( ФЬ-Ф 14"(5)(О=В 0 где К ;К - коэффициентыад14 42передачи компаратора 14 .блока 4 по первому и второмувходам соответственно,При выполнении условияпериод повторения сигналов первоготриггера 7 равен2 Жт.е. круговая частота триггера 7 равна круговой частоте сигнала сигн лдпя получения выходного сигнала синусоидальной формы, в качестве формирователей 10 и 12 используются филь 5 тры. В этом случае на первом выходе устройства (Вых.1) имеем11 вых 1 =Е зп 1 М+а) Е, (7)На выходах элементов 8 и 9 совпадения получаем последовательности )О коротких импульсов с частотой следования Й 7 и сдвинутых между собой на время 0,5 Т. Импульсы Ц 9, Ор сбрасывают в ноль интеграторы 13 блоков 5 и 6 соответственно. 15Сигнал на выходе второго сумматора 2 описывается выражениемО;.К, ОщКи,:К, ВО,9+К, О фгде Ку К- коэФфициенты пере 20дачи сумматора 2по первому и второму входам соответственно.Интеграторы 13 блоков 5 и 6 интегрируют напряжение Ц . Компараторы 14 изменяют полярность выходного сигнала при изменении знака разности напряжений О и 0 . формирователи 15 вырабатывают короткие импульсы в момент положительных (для рассматриваемого случая эпюр сигналов, Фиг.2) перепадов напряжения на выходах компараторов 15. Эти импульсы (05, 0 ) изменяют состояние триггера 11, сигнал которого, пройдя через формирователь 12, поступает на выход 2 устройства.Если сигнал на выходе 1 устройства постоянен, то частота сигналов триггера 11 равна частоте Ы 7, а сигналы сдвинуты по фазе на величину, пропорциональнуЮ сигналу, заданному пр входу 2 устройства, при этом момент 9 и 6 появления импульсов Пь и 0, отсчитанный от момента-сброса интегратора 13 блока б определяется выражениемФф 7в,=е,=я(я)Импульс П появляется в момент времени 0,5 Т , а оканчивается в мо 7 фмент времени Т 7 . ИмпУльс У появляет" ся в момент времени О, а оканчивается в моМент времени (0,5 Т +66). При этом частота повторения обоих сигналов одинакова.Положительный эффект заключается в расширении функциональных возможностей при упрощенном процессе регулирования,достигаемом за счет то го, что процессы регулирования происходят под воздействием внешних аналоговых напряжений, причем раздельно регулируется частота и фаза сигналов и диапазон изменения фазы 180 -0 -180формула изобретения1. Фазосдвигающее устройство, содержащее два триггера, блок задержки, выход которого соединен с вторым входом второго триггера, и первый элемент совпадения, о т л и -ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей,в него введены два сумматора, два дополнительных блока задержки, второй элемент совпадения,два формирователя и источник постоянного напряжения, выход которого соединен с вторым входом первого дополнительного блока задержки ипервыми входами сумматоров одновременно, а вторые входы последних являются входами устройства, причемвыход первого сумматора подсоединенк первым входам всех блоков задержки,а выход второго сумматора - к вторым входам блока задержки и второгодополнительного блока задержки, приэтом выход второго дополнительногоблока задержки соединен с первымвходом второго триггера, выход которого иерез формирователь подключен к второму выходу устройства,причем выход дополнительного блоказадержки соединен одновременно сего входом управления и первымивходами элементов совпадения, вторыевходы которых подсоединены к выходам первого триггера, первый выходкоторого соединен через первый Формирователь с первым выходом устройства, кроме того выходы первого ивторого элементов совпадения подсоединены к входам управления блока задержки и второго дополнительного блока задержки соответственно.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блокзадержки состоит из интегратора,вход которого является первым входом блока, а выход соединен с первым входом коипаратора, второйвход которого является вторым входом блока, а выход компараторачерез Формирователь соединен с выходом блока, причем вход управленияинтегратора является входом управления блока задержки.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 492825, кл. С 01 В 25/04, 1972.2. Авторское свидетельство СССРР 373644, кл. С 01 й 25/04, 1971.