Устройство для умножения в системе остаточных классов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 922731
Автор: Краснобаев
Текст
1 1922731 Союз СоветскихСоциалистическихреспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУно пепаи изобретений и отнрытнй(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ В СИСТЕМ ОСТАТОЧНЫХ КЛАССОВ Изобретение относится к вычислительной технике,Известны табличные устройствамодульного умножения в системе остаточных классов 1.Наиболее близким к изобретениюявляется устройство для умножения всистеме остаточных классов, содержа"щее входные регистры, дешифраторы,ключи, коммутатор, выходной регистри логические блоки поиска квадрата. иквадрантов арифметической таблицы 1;21.Применение логического блока поиска квадрата относительно диагоналиквадранта и логического блока поискаквадрантов относительно осей арифметической таблицы приводит к необходимости введения в устройство дополнительных элементов; дешифратора номеров базовых квадратов квадранта,пассивных трансформаторных линеек ит.д. Это усложняет построение устрой.,ства и увеличивает необходимое количество оборудования,Цель изобретения - упрощение устройства.Поставленная цель достигается тем,что в устройство, содержащее входныерегистры, дешифраторы, ключи, коммутатор, выходной регистр, введены сумматор по модулю два, группы элементов ИЛИ, элементы И и ИЛИ, при этомпервый и второй входные регистры последовательно через соответствующиепервый и второй дешифраторы, первуюи вторую группы элементов ИЛИ и первый и второй ключи подключены соответственно к первой и второй группамвходов коммутатора, выходы первой ирой рупп первого и второго дешифраторов подключены соответственно квходам первого, второго, третьегои четвертого элементов ИЛИ, выходыкоторых подключены к соответствующим 20входам сумматора по модулю два, управляющие входы ключей являются входамиуправления устройства, соответствующие выходы первой группы коммутатора.од таблично го умножения . Цифра О 20 10,2 3 4 5 6 7.8 40 Р -1иО.х ( О,Р+1(х( Р;б 7 8 9 10101 3 5 7 9 1 1 2 2 3 92 подключены к соответствующим входам пятого элемента ИЛИ и первым входам соответственно шестого, седьмого, восьмого, девятого и десятого элементов ИЛИ, к вторым входам которых подключены соответствующие выходы второй группы коммутатора и входы одиннадцатого элемента ИЛИ, выход которого подключен к первым входам первого и второго элементов И, выход пятого элемента ИЛИ подключен к первым входам третьего и четвертого элементов И, вторые входы первого и третьего элементов И и второго и четвертого элементов И подключены соответственно к нулевому и единичному выходам сумматора по модулю два, а выходы второго и четвертого элементов И подключень к соответствующим входам соответственно двенадцатого и тринадцатого элементов ИЛИ, выходы шестого, седьмого, восьмого, девятого, десятого, двенадцатого и тринадцатого элементов ИЛИ соединены с соответствующими входами выходного регистра, выход которого является выходом устройства.В предлагаемой схеме модульного умножения используются свойства симметрии арифметической таблицы относительно диагонали, вертикали и гоР,-1 ризонтали, проходящих между ви Р +где Р; - модуль таблицы. Это и определяет возможность реализации в схеме табличного умножения только 0,25 ч, таблицы. 2731 4Операция модульного умножения выполняется в коде табличного умножения Алгоритм получения результата операции определяется следующим соотношением: если два числа х и у заЗ 0 даны по основанию Р в коде табличного умножения, х; = (у х )У- ( , у), то для того, чтобы получить произведение этих чисел по модулю Р , достаточно получить произ ведение х у;/иСх 1 Р) в коде табличного, умноженЙя и инвертировать егоиндекс г в случае, если у отлично от . гдеМ)в предция умноже ственно в%ланико функциоумножени сов по нав На чертеже пред ма устройства. Устройство соде стры 1, дешифратор ментов ИЛИ 3, перв и четвертый элемен тор 5 по модулю двставлена блок-схержит входны ы 2, группы ый, второй, ты ИЛИ 4, с а, ключи б,иле- ретий мма отличии от известных емом устройстве опера производится непосред табличного умножения а чертеже изображена ная схема модульного стеме остаточных клас лю П (Р, =11) .5 92273мутатор 7, шестой, седьмой, восьмой,- девятый и десятый элементы ИЛИ 8,выходной регистр 9, пятый и одиннадцатый элементы ИЛИ 10, первый,второй, третий и четвертый элементы И11, двенадцатый и тринадцатый элемен-ты ИЛИ 12.Устройство работает следующим образом.Входы устройства модульного умножения по кодовым цепям для операндовх и у связываются входными регистрами 1 с цифровой вычислительной машиной. С входных регистров 1 операнды.чисел поступают на свои дешифраторы 152. Дешифраторы служат для преобразования операндов чисел машинногопредставления в операнды десятичногокода . Сигнал с выхода дешифратора 2строк (столбцов) одндвременно поступает на двухвходовые 3 и пятивходовой4 элементы ИЛИ. Сигнал с выхода двух входового элемента ИЛИ поступает наключ 6 строк (столбцов). Управляющийсигнал от устройства управления одновременно поступает на два ключа 6(строк и столбцов), и с выхода двухключей 6 сигналы поступают на коммутатор 7 матрицу ответов).Сигнал с выхода пятивходового эле- зомента ИЛИ 4 поступает на единичныйили нулевой входы сумматора 5 помодулю два.С единичного или нулевого выходасумматора 5 (в зависимости от резуль. зтата модульного сложения) сигнал поступает на два элемента И 11,Формула изобретения Устройство для умножения в системе остаточных классов, содержащее входные регистры, дешифраторы,ключи, коммутатор, выходной регистр, о тл и ч а ю щ е е с я тем, что, .с целью упрощения устройства, оно содержит сумматор по модулю два, группы элементов ИЛИ, элементы И и ИЛИ, при этом первый и второй входные регистры последовательно через соответствующие первый и второй дешифраторы, первую и вторую группы элементов ИЛИ и первый и второй ключи подклюцены соответственно к первой и второй группам входов коммутатора, первые и вторые группы выходов первого и второго дешифраторов подключены соответственно к входам первого, второго, третьего и четвертого элементов ИЛИ, выходы которых подключены к соответствующим входам сумматора по модулю два, управляющие входы ключей являются входами управления устройства, первая группа выходов коммутатора подключена к входам пятого элемента ИЛИ и первым входам шестого, седьмого, восьмого, девятого и десятого элементов ИЛИ, к вторым входам которых подключена вторая группа выходов коммутатора и входы одиннадцатого элемента ИЛИ, выход которого подключен к первым входам первого и второго элементов И, выход пятого элемента ИЛИ подключен к первым входам третьего и четвертого элементов И, вторые входы первого и третьего элементов И и второго и четвертого элементов И подключены соответственно к В зависимости от результата мо-, дульного умножения на один из вторых входов элементов И 11 поступает сигнал с выхода матрицы ответов через один из двух элементов ИЛИ 10, Выбор одного из двух элементов ИЛИ зависит от того, к какой группе операндбв (0-5 или 6-10) относится результат модульного умножения. Сигнал с выхода элемента И 11 поступает на вход элемента ИЛИ 12, выход которого соединяется с входом выходного регистра 9. Этот сигнал представляет код индекса ("0" ил "1")Одновременно код результата модуль ного умножения поступает через элемент ИЛИ 8 на вход выходного регист 55 ра 9Таким образом, в выходном регистре будет содержаться результат операции в коде табличного умножения. 1 6Необходимо отметить простоту реализации логических элементов И и ИЛИ и унификацию их для произвольного модуля.Отличительным признаком изобретения является непосредственное применение в алгоритме выполнения модульного умножения специального кода умножения. Благодаря этому возникает возможность исключить из табличного устройства модульного умножения логических блоков поиска, что приводит к упрощению устройства, сокращению оборудования и к повышению надежности устройства в целом.7 922731 8нулевому и единичному выходам сумма- входами выходного регистра, выходтора по модулю два, а выходь первого которого является выходом устройстваи четвертого элементов И и соответ- Источники инФормации,ственно второго и третьего элемен- принятые во внимание при экспертизетов И подключены к соответствующим 5 1. Акушский И,Я., Юдицкий Д,И.входам двенадцатого и тринадцатого Машинная арифметика в остаточныхэлементов ИЛИ, выходы шестого,седь- классах, М., 1968, с. 331-334.мого, восьмого, девятого, десятого, 2, Авторское свидетельство СССРдвенадцатого и тринадцатого элемен- Ь 550636, кл. С 06 Р 7/52, 1977тов ИЛИ соединены с соответствующими 1 О (прототип),
СмотретьЗаявка
2675156, 18.10.1978
ВОЙСКОВАЯ ЧАСТЬ 11284
КРАСНОБАЕВ ВИКТОР АНАТОЛЬЕВИЧ
МПК / Метки
МПК: G06F 7/52
Метки: классов, остаточных, системе, умножения
Опубликовано: 23.04.1982
Код ссылки
<a href="https://patents.su/4-922731-ustrojjstvo-dlya-umnozheniya-v-sisteme-ostatochnykh-klassov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для умножения в системе остаточных классов</a>
Предыдущий патент: Устройство для сложения и вычитания
Следующий патент: Устройство для умножения полиномов многих переменных
Случайный патент: Вертикальная конвейерная система для штучных грузов