Аналоговое запоминающее устройство

Союз СоветскихСоциалистическихРеспублик ЖИДЕТЕЛЬСТВУ АВТОРСКОМУ 1) Дополнительное к авт. свид-ву М Клз 2794/18-2(22) Заявлено 08,08.80 (2 11 С 27/О ки-присоединением за рствевный кюмвтвт 3) Приоритет - Опубликовано С,С С Р ю делам нзюбрвтенввага опублик юткрвт Олещук, Н. А. Соколовасти т "им;".5 летйя.-:ес й реррлюции . Г, Бондарович, В. ас, В.Г. Цыв) Авторыизобретения Ордена Ленина политехнический и Великой Октябрьской социалист Заявитель(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к накоплению информации, в частности к аналоговым запоминающим устройствам, и может быть использовано в различных устройствах автоматики, вычислительной и измерительной техники для регистрации быстропротекающих 5 процессов.Известно аналоговое запоминающее устройство, содержащее три усилителя, три ключа, источник сигналов, три резистора и конденсатор 1.Данное устройство, несмотря на простоту конструктивного выполнения, имеет ограниченную область применения, так как служит для запоминания только одного зна- чения входного сигнала.Известно также устройство запоминания 1 и извлечейия аналоговых значений напряжениясодержащее два устройства управления, запоминающие конденсаторы, входные и выходные ключи, входную и выходную общие шины 2.Недостатком устройства является сложность конструктивного выполнения.Наиболее близким к предлагаемому по технической сущности является аналоговое запоминающее устройство, содержащее накопительные конденсаторы, входные и выходные переключатели, схему слежения сигналов, два блока управления, сумматоры 3.Однако это устройство обладает большой сложностью конструктивного выполнения, так как содержит два блока управления, отдельные входные и выходные переключатели, а также сложную схему коррекции.Цель изобретения - повышение точности устройства и его. упрощение.Поставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее основной накопитель, выходы которого соединены с первым входом первого усилителя, блок управления, входы которого являются входами устройства, первый выход блока управления подключен к первым входам первых ключей, вторые входы которых соединены с шиной нулевого потенциала, выходы первых ключей соединены со входами основного накопителя, выход первого усилителя подключен к выходу устройства и через первый пассивный элемент, например первый резистор, к первому входу второго ключа, второй вход которого соединен со вторым выходом блока управления, выход второго ключа соединен через второй пассивный элемент, например второй резистор, с выходом второго усилителя, первый вход которого соединен с информационным входом устройства через третий пассивный элемент, например третий резистор, второй вход второго усилителя подключен к шине нулевого потенциала, первый вход второго усилителя со"динен с первым входом второго ключа, введены третий ключ, дополнительный накопительный элемент, например конденсатор, и третий усилитель, вход которого соединен с выходом первого усилителя, выход третьего усилителя подключен к одной из обкладок конденсатора, другая обкладка которого соединена с первым входом первого усилителя и с выходом третьего ключа, первый вход которого соединен с выходом второго усилителя, второй вход третьего ключа соединен с третьим выходом блока управления.Кроме того, блок управления содержит входные элементы И, одновибратор, элемент ИЛИ, сдвиговый регистор и выходные элементы И, первые входы которых соединены с выходами сдвигового регистра, вторые вхо,.ди выходных элементов И соединены с выходом одновибратора, выходы выходных элементов И являются первыми выходами блока управления, первый вход сдвигового регистра и входы входных элементов И являются входами блока управления, выходы выходных элементов И подключены ко входам элемента ИЛИ, выход которого соединен со вторым входом сдвигового регистра, вход одновибратора соединен с выходом одного из входных элементов И.1-1 а фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг. 2 функциональная схема блока управления.Предлагаемое устройство содержит блок 1 управления, первые ключи 2, основной накопитель 3, усилители 4 - 6, второй и третий ключи 7 и 8, пассивные элементы, например резисторы, 9 - 11, дополнительный накопительный элемент, например конденсатор 12, шину 13 нулевого потенциала.Блок 1 управления содержит выходные элемейты И 14, сдвиговый регистр 15, одно- вибратор 16, элемент ИЛИ 17 и входные элементы И 18 и 19.Устройство работает следующим образом.В. режиме записи (слежения) сигналом Чтение, который подается с одного из входов элемента И 19 блока 1 управления, ключ 7 обратной связи усилителя 5 размыкается, а сигналом Запись с одного из входов элемента И 18 ключ 8 замыкается, а ключи 2 замкнуты все или частично. Количество замкнутых ключей 2 определяется нагрузочной споеобностью усилителя 5 и минимальным временем выборки.Сигнал на первом входе усилителя 4 повторяет входной сигнал, подаваемый на информационный вход устройства с точностью,определяемой резисторами 9 и 11 и коэффициентами усиления усилителей 4 и 5, Череззамкнутые ключи 2 элементы накопителя 3заряжаются до уровня сигнала на первомвходе усилителя 4. Запоминаемое напряже 5ние на каждом элементе накопителя 3 оп -ределяется моментом размыкания одного изключей 2. При этом элемент накопителя 3отключается от шины 13 нулевого потенциала и дальнейшее изменение входного сигнала не приводит к изменению запомненного им напряжения. Блок 1 управления по программе, заданной извне, например от ЭВМ,отсчитывает определенное количество выборок с частотой, определяемой сигналом навыходе элемента И 18, и переводит устройство в режим хранения или чтения.В режиме хранения ключ 8 и ключи 2разомкнуты, а ключ 7 обратной связи замкнут, и входной сигнал со входа устройстване попадает на первый вход усилителя 4,поэтому напряжение, запомненное элементами накопителя 3, сохраняет свое значение, Ключ 7 служит для перевода усилителя5 в режим малого усиления (определяемоговеличиной отношения сопротивлений резисторов 10 и 11), что препятствует перегрузкам усилителя 5.В режиме чтения по. сигналам блока 1управления первые ключи 2 подключают поочередно или выборочно элементы накопителя 3 к шине 13 нулевого потенциала. Запомненное на них напряжение подается на первый вход усилителя 4, включенного в режиме повторителя с высоким входным сопротивлением, и подается далее на выход устройства,Блок 1 управления в режиме чтения работает следующим образом.Для поочередного опроса элементов накопителя 3 на один из входов блока 1 управления, например из ЭВМ, подается сигнал,который по первому такту, поступающемучерез элемент И 19, элемент ИЛИ 17, зано 4 в сится в сдвиговый регистр 15 и через одиниз элементов И 14 подается на один из выходов блока 1 управления и далее на одиниз ключей 2, Сигнал с выхода сдвигового регистра 15 через один из элементов И 14 по 45 ступает на один из выходов с задержкой, определяемой одновибратором 16, запускаемым тактом считывания, поступающим с элемента И 19. Задержка включения следующего ключа 2 вводится для предотвращениявзаимного разряда элементов накопителя 3при выключении предыдущего и включениипоследующего ключа 2,Введение задержки повышает точностьпри опросе заполненного напряжения,Для последовательного опроса остальныхэлементов накопителя 3 необходимо податьна один из входов элемента И 19 последовательность импульсов, количество которыхопределяется количеством опрашиваемыхэлементов накопителя 3 и разрядностью регистра 15. После опроса последнего элемента накопителя 3 блок 1 управления переводится в режим записи.или хранения информации. Опрос элементов накопителя 3 может производиться многократно.Блок 1 управления позволяет произво дить опрос элементов накопителя 3 выборочно. Для этого на соответствующий вход блока 1 управления подается сигнал, который заносится в соответствующий разряд сдвигового регистра 15 указанным способом.При подсоединенйи элементов накопителя 3 к первому входу усилителя 4 они разряжаются через суммарную паразитную емкость ключей 2, изменяя в значительной степени при этом напряжение опрашиваемого элемента накопителя 3 и в незначительной 15 степени величины напряжений, хранимые в неопрашиваемых элементах накопителя 3, что приводит к понижению точности устройства. Для предотвращения этого явления с выхода усилителя 4 через усилитель 6 и конденсатор 12 подается перепад (разность) 20 напряжения на первый вход усилителя 4, который определяется разностью напряжений отключаемого и включаемого элементов накопителя 3, Эффективная компенсация разряда элементов накопителя 3 достигается 25 путем подбора величины емкости конденсатора 12 или коэффициентом усиления усилителя 6. Решение вопроса компенсации разряда накопительных элементов в одноточечных аналоговых запоминающих устройствах (АЗУ) заключается во включении кор- з 0 ректирующих емкостей на каждый из ключей. Таким образом, применение этого метода в многоточечных АЗУ привело бы к значительному усложнению устройства и его настройки, так как потребовалась бы индивидуальная подгонка каждой емкости. 35Использование ключей 2 как в режиме записи, так и в режиме считывания для одних и тех же элементов накопителя 3 позволяет йсключить компенсацию входной паразитной емкости ключа 2 затвор-исток, а 40 включение истока ключа 2 на шину 13 нулевого потенциала позволяет обойтись без слежения напряжения на затворе за коммутируемым напряжением и обеспечивает полное открывание ключей 2.45Предлагаемое устройство позволяет значительно упростить конструкцию устройства для запоминания ряда значений аналогового входного Йапряжения за счет введения ключа 8 и использования ключей 2 как в режиме записи, так и в режиме считывания,50Кроме этого, использование указанных ключей в режимах записи и считывания и корректирующей цепочки, состояшей из усилителя 6 и конденсатора 12, и введение в блок 1 управления группы элементов 55 И и одновибратора позволяют повысить точность устройства. Формула изобретения 1. Аналоговое запоминающее устройство, содержащее основной накопитель, выходы которого соединены с первым входом первого усилителя, блок управления, входы которого являются входами устройства, первый выход блока управления подключен к первым входам первых ключей, вторые входы которых соединены с шиной нулевого потенциала, выходы первых ключей соединены со входами основного накопителя, выход первого усилителя подключен к выходу устройства и через первый пассивный элемент - к первому входу второго ключа, второй вход которого соединен со вторым выходом блока управления, выход второго ключа соединен через второй пассивный элемент с выходом второго усилителя, первый вход которого соединен с информационным входом устройства через третий пассивный элемент, второй вход второго усилителя подключен к шине нулевого потенциала, первый вход второго усилителя соединен с первым входом второго ключа, отличающееся тем, что, с целью повышения точности устройства и его упрощения, в него введены третий ключ, дополнительный накопительный элемент, например конденсатор, и третий усилитель, вход которого соединен с выходом первого усилителя, выход третьего усилителя подключен к одной из обкладок конденсатора, другая обкладка которого соединена с первым входом первого усилителя и с выходом третьего ключа, первый вход котового соединен с выходом второго усилителя, второй вход третьегс ключа соединен с третьим выходом блока управления.2. Устройство по п. 1, отличающееся тем, что блок управления содержит входные элементы И, одновибратор, элемент ИЛИ, сдвиговый регистр и выходные элементы И, первые входы которых соединены с выходами сдвигового регистра, вторые входы выходных элементов И соединены с выходом одновибратора, выходы выходных элементов И являются первыми выходами блока управления, первый вход сдвигового регистра и входы входных элеменТов И являются входами блока управления, выходы входных элементов И подключены ко входам элемента ИЛИ, вьход которого соединен со вторым входом сдвигового регистра, вход одновибратора соединен с выходом одного из входных элементов И,Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР611256, кл. 6 11 С 27/00, 1978,2, Патент Франции2349921,кл. б 11 С 27/00, опублик, 1977.3. Заявка Японии54 - 6472,кл. б 11 С 27/00, опублик. 1979 (прото-. тип).920844 и ста вител ь ед А. Бой ж 524 венного ретений 35, Раув г. Ужгор Со ов Техр Тира ВНИИПИ Государст ио делам изоб 113035, Москва, Ж -лиал ППП Патент, едактор В, Бобк а каз 2356/62