Устройство передачи информации

Союз СоветсккнСоциаписткческкнРеспубпик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К ДатОВСКОМУ СВИДИтЕЛЬСтВ и 919137но денек изебретеннй н аткрытнй(72) Авторы изобретения Г.А. Заварухин, В.В. Андрианов и Р Заявитель 54) УСТРОЙСТВ ЕДАЧИ ИНФОРИАЦИ Изобрете ствам обмен использован в системах связи иой технике. вычислител ие относится к устрои.данными и может быть Известно устроиство передачи информаци, содержащее центральный накопитель, блок управления, последовательно соединенные регистр сдвига центрального накопителя, первый шифратор, первый дешифратор и регистр10 сдвига буферного накопителя, к вхо" ду младшего разряда которого подклю" чен дополнительнь 1 й выход первого де" шифратора, буферный накопитель, вхо 1 ды и выходы которого подключены к соответствующим входам и выходам регистра сдвига буферного накопителя, выход старшего разряда которого через последовательно соединенные вто"го рой шифратор и второй дешифратор подключен ко входу младшего разряда регистра сдвига центрального накопи теля, ко входу синхронизации которо го подключен дополнительный выходвторого дешифратора 111,Известное устройство обеспечивает передачу информации в последовательном коде в двух направленияхно при использовании центральногонакопителя с входом и выходом в пос"ледовательном коде оно не обеспечивает синхронной передачи данных одновременно с записью в накопительили считыванием из него без организации пауз между словами информации для ввода их в переферийноеустройство, т,е. без снижения плотности записи, Использование междуизвестным устройством и центральнымнакопителем с последовательными входом и выходом буферной памяти и дополнительных, преобразоватегей кодатакже не устраняет недостатков устройства, так как снижает скоростьпередачи информации и увеличиваетобъем используемого оборудования,3 91913Цель изобретения - повышение скорости передачи,Для достижения поставленной целив устройство передачи информации,содержащее центральный накопитель,блок управления, последовательно соединенные регистр сдвига центральногонакопителя, первый шифратор, первыйдешифратор и регистр сдвига буферного накопителя, к входу младшего разряда которого подключен дополнительный выход первого дешифратора, буферный накопитель, входы и выходы кото 1 рого подключены к соответствующимвходам и выход регистра сдвига буферного накопителя, выход старшегоразряда которого через последовательно соединенные второй шифратор ивторой дешифратор подключен ко входумладшего разряда регистра сдвига 20центрального накопителя, ко входусинхронизации которого подключен дополнительный выход второго дешифрато"ра, введены третий шифратор, дополнительный регистр сдвига, а также посЗледовательно соединенные элемент ИЛИ,третий дешифратор, умножитель частоты и элемент И, выход которого подсоединен к дополнительным входам первого и второго шифраторов соответственно, при этом ко второму входуэлемента И подключен первый выходблока управления, второй выход которого подсоединен к первым входамтретьего шифратора и элемента ИЛИсоотвстственно, ко второму входу которого через центральный накопительподсоединен выход третьего шифратора,дополнительный вход которого подключен ко входу старшего разряда регистра сдвига центрального накопителя,входы и выходы которого подключены, ко входам и выходам дополнительногорегистра сдвига соответственно, ковходу младшего разряда которого подключен дополнительный выход третьегодешифратора, при этом вход блока уп"равления подключен к выходу третьегодешифратора и входу синхронизациидополнительного регистра сдвига.50 7 4шиФратор 8, центральный накопитель 9,дополнительный регистр 1 О сдвига,третий дешифратор 11, третий шифратор 12, элемент И 13, умножитель 14частоты и блок 15 управления,Устройство работает следующим образом,При передаче информации из центрального накопителя 9 в буферный накопитель 1, считанные с центральногонакопителя 9 импульсы информации,расположенные между тактовыми импульсами, через элемент ИЛИ 5 поступаютв третий дешифратор 11. С выходатретьего дешифратора 11 информацияпоступает на вход младшего разрядадополнительного регистра 10 сдвига 1а тактовые импульсы поступают на входсинхронизации дополнительного регистра 10 сдвига для сдвига его содержимого в сторону старшего разряда, навход блока 15 управления - для подсчета количества считанных бит информации, и на умножитель 14 частотыдля формирования его выхода последовательности сянхроимпульсов с частотой Г 1:, где Г - частота тактовыхимпульсов, вырабатываемых в блоке 15управления и записываемых в центральный накопитель 9 вместе с каждымбитом информации при передаче ее отбуферного накопителя 1 (та ктовыеимпульсы такой же частоты соответственно считывают с центрального накопителя 9 с каждым битом информациипри ее передаче в буферный накопитель 1); 1( - постоянный множитель,больший единицы, До появления сигнала разрешения передачи информациина втором вь 1 ходе блока 15 управлениясинхроимпульсы не поступают на входышифратора 3 и 7 и передача информации не происходит, Подсчет количества бит информации, соответствующиходному информационному слову (а значит и количеству разрядов в каждомиз сдвигающих регистров), осуществляется в блоке 15 управления путемподсчета количества тактовых импульсов, сопровождающих каждый бит последовательной информации,На чертеже представлена структурноэлектрическая схема устройства,Устройство содержит буферный накопитель 1, регистр 2 сдвига буфер" ного накопителя, второй шифратор 3, второй дешифратор 4, элемент ИЛИ 5, регистр б сдвига центрального накопителя, первый шифратор 7, первый деПосле накопления в дополнительном регистре 1 сдвига и-разрядного информационного слова по команде блока 15 управления осуществляется его пера- дача регистру 6 сдвига центрального накопителя; Одновременно появляется сигнал разрешения передачи на втором9191 5выходе блока 15 управления. Синхроимпульсы, поступая с выхода умножителя 14 частоты через шифратор 3 и дешифратор 4 на вход синхронизациирегистра сдвига б центрального накопителя, вызывают последовательныйсдвигего содержимого в сторону старшего разряда, Те же синхроимпульсы,поступая на второй вход шифратораосуществляют стробирование содержимо- Ого старшего разряда регистра 6 сдви"га центрального накопителя и обеспе"цивают его передачу в виде информационного импульса, размещенного междусинхроимпульсами. 0 дешифраторе 8 15из принятой последовательности импульсов выделяются информация и синхроимпульсы. После многократного сдвига содержимого регистра 2 сдвига буферного накопителя в нем накапливается все передаваемое и-разрядное слово1 информации, Так как частота синхро-.импульсов передачи информации в К разбольше тактовой частоты записи центрального накопителя 9, процесс передачи одного слова информации заканчивается раньше, цем процесс считывания иэ центрального накопителя 9следующего слова информации, которыйидет одновременно с передачей данного слова. Команды на окончание передачи информации, т,е, снятие разрешения на прохождение синхроимпульсов и команда на ввод содержимогорегистра 2 сдвига буферного накопителя в буферный накопитель 1 выдается блоком 15 управления после поступления в него - импульсов послейКнацала передачи. Тактовые импульсыпо первому выходу блока 15 управления в режиме передачи информации иэцентрального накопителя 9 не выдаются,формула изобретения устройство передачи информациисодержащее центральный накопитель,При передаче информации в центральный накопитель 9 синхроимпульсы для передачи вырабатываются иэ тактовых импульсов, поступающих с первого выхода блока 15 управления через элемент ИЛИ 5 и третий дешифратор 11. По команде блока 5 управления из буферного накопителя 1 и-разрядное слово информации вводится в регистр 2 сдвига буферного накопителя. Одновременно появляется на втором выходе55 блока 15 управления сигнал, разрешающий прохождение синхроимпульсов с умножителя частоты 14 на шифраторы 3 и 7, Поступая через дешифратор В на вход синхронизации регистра сдвигабуферного накопителя 2, синхроимпульсы обеспечивают сдвиг его содержимого в сторону старшего разряда,Поступая на шифратор 3, синхроимпульсы стробируют содержимое старшегоразряда регистра 2 сдвига буферногонакопителя и обеспечивают передачуимпульсов информации в интервалемежду синхроимпульсами на дешифратор 4. С выхода дешифратора 4 выделенные импульсы информации и синхроимпульсы поступают на вход младшегоразряда и вход синхронизации регистра б сдвига центрального накопителя,Накопление в регистре б сдвига центрального накопителя и-разрядногослова информации происходит послеприхода в блок 15 управлениятактовых импульсов и снятия с его второго выхода сигнала разрешения переда"ци. После поступления и тактовых импульсов содержимое регистра 6 сдви"га центрального накопителя передается в дополнительный регистр 10сдвига. Запись информации в централь.ный накопитель 9 иэ дополнительногорегистра 10 сдвига осуществляетсяво время передачи следующего словаинформации буферного накопителя 1,При этом дополнительный регистр 10сдвига, третий шифратор 12 и третийдешифратор 11 работают так же, каки регистр 2 сдвига буферного накопи"теля, щифратор 3 и дешифратор 8 припередачи информации. Разница заключается в том, что частота записи оп"ределяется не синхроимпульсами счастотой Г К, а тактовыми импульсамис частотой Г. Работа предлагаемогоустройства при передаче информациииз центрального накопителя 9 и вцентральный накопитель 9 осуществляется непрерывно повторяющимися цик"лами,Использование предлагаемого устройства позволяет сократить объемоборудования при использовании центрального накопителя на магнитнык дисках или магнитной ленте, а также увеличивает надежность передачи информации и эффективность использованияцентрального накопителя за счет болееплотного размещения информации.Заказ 2165/2Подписное ППП Патент",оруд ул Проекна блок управленияпоследовательносоединенные регистр сдвига центрального накопителя, первый шифратор,первый дешифратор и регистр сдвигабуферного накопителя, к входу младшего разряда которого подключен дополнительный вцход первого дешифратора,буфернцй накопитель, входы и выходыкоторого подключены к соответствующим входам и выходам регистра сдвига 1 обуферного накопителя, выход старшего разряда которого через последовательно соединенные второй шифратори второй дешифратор подключен к входу младшего разряда регистра сдвига 15центрального накопителя, к входусинхронизации которого подключен дополнительный выход второго дешифратора, о т л и ч аю щ е е с я тем,что, с цепью повышения скорости передачи информации, введены третийшифратор, дополательный регистрсдвига, а такне последовательно соединенные элемент ИЛИ, третий дешифратор, умножитель частоты и элемент И, выход которого подсоецинен к дополнительным входам первого ивторого шифраторов соответственно,при этом второму входу элемента Иподключен первый выход блока управления, второй выход которого подсоединен к первым входам третьего шифратора и элемента ИЛИ соответственно,к второму входу которого через центральный накопитель подсоединен выход третьего шифратора, дополнительный вход которого подключен к входустаршего разряда регистра сдвигацентрального накопителя, входы и выходы которого подключены ко входами выходам дополнительного регистрасдвига соответственно, к входу младшего разряда котсрого подключен дополнительный выход третьего дешифратора, при этом вход блока управленияподключен к выходу третьего дешифратора и входу синхронизации дополнительного регистра сдвига.Источники информации,принятые во внимание при экспертизе1. Патент ФРГ Ю 2151168,кл. Н 01 - 25/ОО, 1973 прототип),