Устройство для обмена информацией

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Соватскик Социалистических Республик(51)М. Кл. С 06 Р 3/04 ГосударствеииыЯ комитет СССР ио делам изобретеииЯ и открытиЯ(71) Заявитель Ленинградский ордена Ленина политехнический институт имени М. И. Калинина(54) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ Изобретение относится к областивычислительной техники и может бытьиспользовано при построении специализированных мини-ЦВМ для управлениятехнологическим оборудованием, например, станками с программным управлением,Известны устройства 1 для обмена данными ,содержащие блок выбора приоритета, блок формированияпризнака обращения, коммутаторы,адресный регистр, дешифратор, регистр обмена и блок управления иосуществляющие обмен информации между периферийными устройствами и памятью вычислительной машины.Недостаток этих устройств состбит в.их сложности.Наиболее близким к данному устройству по сущности техничекого решения является устройство 2 для обмена информацией, содержащее дваблока памяти, регистр адреса, регистррегенерации, группу элементов И,козьмутатор ввода, коммутатор вывода,узел согласования с объектом, узелсинхронизации, узел усилителей, элементы И и ИЛИ, дешифратор и узел формирования адреса запроса на обмен,причем выход регистра адреса, соединенного входом через первый элемент И с первым выходом узла усили-телей, подключен к адресному входупервого блока памяти, информационныевход и выход которого соединен соответственно с выходом регистра регенерации и информационным входом второго блока памяти, информационный выход которого подключен ко входу узла усилителей, а группы адресныхвходов записи.и считывания соединены соответственно с первой и второйгруппой выходов узла формированияадреса запроса, первый, второй итретий выходы узла усилителей подключены соответственно к первому,второму и третьему входам группыэлементов И, выход которой соединенс информационным входом регистрарегенерации, управляющий вход которого соединен с первым выходом узласинхронизации и входом управлениязаписью второго блока памяти, входуправления считыванием которого подключен ко второму выходу узла синхронизации, выходы и входы узла согласования с объектом подключены соответственно ко входам коммутатораввода, соединенного выходом с четвертым входом группы элементов И, ивыходам коммутатора нынода, соединенного входом-со вторым выходом" узла усилителей,В этом устройстве функции регистров связи выполняют ячейки накопителя. Обращение к ним производитсячерез узел формирования адреса запроса, называемый блоком выборки,"сигналом " с каждого из выходов которого возбуждается очередная ячейка иэ группы Фиксированных ячеек,второго блока памяти, называемаярегистровой частью накопителя, Высокая йомехоустойчивость прототипадостигается за счет использованиявнешнего устройства ВУ) с дйнами-"ческойпамятью, информация и которой периодически обновляется подуправлением блока выборки, причемпоступает информация непосредственноиз ячеек регистровой части накопите ля,Недостатком указанного устройства-является бграниченность возможностей по варьированию количества исоставом ВУ; обусловленная жесткостьюсоединейий выходов блока выборки Фиксированных ячеек с элементами коммутатора взвода"й"вывода,"а"также"тем","что количество ВУ ограничено снерхуобъемомрегистровой части накопителя.Последнее обстоятельство, а также то,что блок выборки Фиксированных ячеекдолжен управлять последовательностьюопроса этих ячеек, обуславливает главный недостаток прототипа - сложностьустройства при большом количествеВу. Кроме того, в устройстве-прототипе" необходимо иметь в списке командЦВМ специальную команду записи ин" ФОРмации ив фйксированных ячейках:регистровой части накопителя, что "также является недостатком извест"ного устройства,Целью изобретения является упрощение устройства. Это достигаетсяЪе%," что"выхода второйгруппы ЙйМодовузла формироваййя адреса запрбса-сое- ддйнен с:соответствующими входайи элемейта ИЛИ;"сойдйненного через второй"элемент И со входом блокировки выходаузлауСилителей, третий выход которого через третий элемент И подключен"ко входу дешифратора, соединенно"го"выходами"с" адреснйми входами соответственно коммутаторов ввода и вывода,первйй и второййыходыузла" ." синхронизации йодключены соответственно ко входу управления записью первого накопителя и упранляющеМу вхбду"первого элемента И, третий выход узла синхронизации подключен ко входууправления считынанием первого блока": паямти, управляющим входом группыэлементбв И,"управляющими входамивтооого и третьего элементов И. Такая структура обеспечивает свободную адресацию регистров связи, в.качестве которых используются ячейки накопителя первого блока памяти.В тоже время, каждая ячейка регистровой части используется для храненияочередного адреса из поля адресов,соответствующего ей. Это дает возможность задавать программно какразмеры поля ячеек связи, так и расположение его в накопителе, а объемрегистровой части ограничинает количество полей, что оставляет широкоевозможности для варьирования числомВУ при постоянном и небольшрм количестве выходов блока обращения к ре-,гистровой части, Поскольку функциирегистров обмена выполняют ячейки"хранящей части накопителя, обращениекоторым прОизводится через общийешифратор адреса, обновление ин формации н них осуществляется с помощью обычной команды засылки, чтоустраняет необходимость в специальной" команде.На чертеже представлена блок схема устройства.Устройствосодержит первый блок1 памяти, включающий накопитель 2,дешифраторы записи 3 и считывания 4,"элементы 5 .и 6 И, второй блок 7 па мяти, включающий накопитель 8, узел9 записи 10 считывания, регистр 11регЕнерации, группу 12 элементов И,узел 13 усилителей, объединяющийусилитель 14 первого адресного поля, 35 усилитель 15 информационного поляи усилитель 16 второго адресногополя, узел 17 синхронизации, элемент 18 ИЛИ, узел 19 Формированияадреса запроса, элементы 20,21 и40 22 И, коммутатор 23 ввода, регистр24 адреса, коммутатор 25 нынода,дешйфратор 26 и узел 27 согласовайище с объектом.Устройство работает следующим 4 образОм.Работа устройства происходит задва цикла обращения к накопителямпод уйравлением импульсов, последовательно появляющихся на выходах 0 узла 17 при условии существованиясигнала на одном из выходов узла 19,Допустим, имеется сигнал запроса навывод информации, то есть возбужденодин из выходов узла 19. Этот сиг-нал запросов готовит цепи узлов 9и 10 для обращения к одной из ячеекнакопителя 8, а именно к той, котоФрая соответствует данному запросу.Сигнал со второго выхода узла 17,Пбступающий на управляющий вход 60 узла 10 считывания фиксированныхячеек, инициирует считывание упомянутой Фиксированной ячейки, На выходах узла 13 усилителей появляютсясигналы и информация перного адрес-, 65 ного поля слова, хранившегося врации слова обмена, обновление адреса очередной ячейки обмена в фиксированной ячейке накопителя 8,Работа по приему информации от источников отличается от описанной выше тем, что возбуждаются один иэвыходов узла 19 и присутствует сигнална выходеэлемента 18 ИЛИ, который через элемент 20 И на втором такте считывания блокирует выходы усилителей 16 информационного поляразрядов слова обмена. Тем самым произ" водится обнуление этого поля, Одно-временно с выхода узла 27 информациячерез коммутатор 23 ввода и через отверстие на этом такте элементы И группы 12 поступает на регистр 11.В остальных тактах работа по приемуинформации не отличается от работыпо выдаче 5 О б 0 опрошейной фиксированной ячейке, с выходов усилителя 14 записывает" ся в. регистр 24 адреса, так как "элемент 22 И открыт сигналом уз- ла 17. В первом адресном поле слова обмена хранится очередной адресячейки из поля ячеек обмена, расположенного в накопителе 2 и соответствующего данной ячейке накопителя 8 или,что то же самое, данному запросу на обмен.На следующем такте работы устройства возбуждается третий выход узла 17, что приводит к чтению накопителя по адресу из регистра 24. На выходах узла 13 усилителей появляются сигналы, которыечерез группу 12 записываются в ре гистр 11. Кроме того, информация иэ второго адресного поля словаобмена поступает через элемент 21 И на дешифратор 2 б, в результате чего коммутируется соединение меж ду одним из входов узла 27 и выходом усилителя 15 посредством коммутатора 25. На третьем такте работыустройства возбуждается первый выход узла 17. В результате этого 25 информация из регистра 11, то есть все слово обмена, считанное во втором такте считывания, записывается в накопитель 2 по своему адресу,по-прежнему находящемуся в регистре24, и в накопитель 8 с помщью узла 9, причем в ту же ячейку, которая опрашивалась на первом такте, В первом адресном поле слова записан адрес следующей ячейки из поля ячеек обмена накопителя 2, к которой будет произведенообраще" ние при повторном возбуждении того же выхода узла 19.Так как на первом такте считывания используется только информация иэ первого адресного поля слова об" мена, хранящегося в фиксированной ячейке накопитлея 8, то можно ска- зать, что на третьем такте (тактезаписи) производится, помимо регенеТаким образом, устройство обеспечивает обмен информацией между устройствами-источниками и приемниками ,информации, подключаемыми к узлу согласования с объектом, и накопителем первого блока памяти, С другой стороны, этот накопитель может быть связайс ЗВМ для оперативного анализа и изменения содержащихся в нем данных. Формула изобретенияУстройство для обмена информацией, содержащее два блока памяти, регистр адреса, регистр регенерации, группу элементов И, коммутатор ввода, коммутатор вывода, узел согласования с объектом, узел синхронизации, узел усилителей, элементы И и ИЛИ, дешифратор и узел .Формирования адреса запроса на обмен, причем выход регистра адреса, входом соединенного через первый элемент И с первым выходом узла усилителей, подключен к адресному входу первого блока памяти, инФормационные вход "и выход которого: соединены соответственно с выходом регистра регенерации и информационным входом второго блока памяти, инфор" мационный выход которого подключен ко входу узла усилителей, а группы адресных входов записи и считывания соединены соответственно с первой и второй группой выходов узла Формирования адреса запроса, первый, второй и третий выходы узла усилиелей подключены -соответственно к первому, второму и третьему входам группы элементов, выход которой соедиьен с информационным входом регистра регенерации, управляющий вход которого соединен с первым выходом узла синхронизацииИ входом Управления записью второго блока памяти, вход управления считыванием которого подключен ко второму выхо-. ду узла синхронизации, выходы и входы узла согласования с объектом под" ключены соответственно ко входам коммутатора ввода, соединенного выходом с четвертым входом группы элементов И,и выходам коммутатора вывода, соединенного входом со вторым вьходом узла усилителей, о т л и - ч а ю щ е е с я тем, что, с целью упрощения устройства, вторая группа выходов узла формирования адреса запроса соединена с соответствующими входами элемента ИЛИ, соединенного через второй элемент И со входом блокировки узла усилителей, третий выход которого через третий элемент И подключен ко входу дешифратора, соединенного выходами с адресными входами соответственно коммутатора ввода и вывода, первый и второй выходы узла синхронизации подключены соответственно ко входу управления705440 Составитель В. Вертлиблитеев Техред И.Асталош Корректор В. Б едакто Тираж 780Государственелам изобретосква, Ж,Подписн ого комитета СС ний и открытий Раушская наб., аказ 8031/ ЦНИИП по 13035, филиал П Патент , г. Ужгород, ул. Проектн записью первого накопителя и управляющему входу первого элемента И, третий выход узла синхронизации подключен ко входу управления считыванием первого блока памяти, управляющим входом группы элемнтов И, управляющими входами второго и третьего элементов И. Источники, информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 2414618/18-24, кл, С 06 Р 3/04,1976.2. Авторское свидетельсвто СССР9 507865, кл. С 06 Р 3/00, 1974 (прототип) .