Цифровой коррелятор

(54) ЦИФРОВОЙ КОРРЕЛЯТОР Изобретение относится к вычислительной технике и предназначено для взаимно корреляционной обработки эхосигналов.Измерение взаимно корреляционной Функции (ВКФ) между входным и онор- в ным сигналами в реальноммасштабе времени требует обработки всего массива Й выборок (определяемого сложностью сигнала и точностньии параметрами измерения) за время между двумя сосед 10 ними выборками, поступающими на вход коррелятора. Й выборок входного сигнала и Й выборок опорного сигнала попарно(Й пар выборок) поступают най умножнтель, где перемножытся, а ре- зультат перемножения суммируется в накапливающем сумматоре, который усредняет результат перемножения на интервале длительности сигнала(Й выборок). Таким образом, при большом количестве Й и малом интервале между входньии выборками возникает сложность практической реализации цифро-,вых корреляторов, работающих в реаль ном масштабе времени.Быстродействие коррелятора опреде 4 ляется в основном быстродействием уиножителя, как наиболее сложного и трудоемкого узла.Известен многоканальный коррелятор, содержащий цифровую линию задержки, цифровые блоки умножения, дешифратор, коммутаторы и интеграторы, С целью повышения быстродействия циф ровые блоки умножения умножают один отсчет входного сигнала на коды, рав ные уровням квантования другого (опорного) сигнала, Коррелятор позволяет одновременно вычислять несколько эна+ чений ординат ВКФ и при этом, чем больше ординат он вычисляет одновременно, тем эффективнее его работа 111,Однако в системах обнаружения сигналов (неизвестно время прихода отра женного сигнала) использование такогф коррелятора не эффективно, так как там требуется последовательное не 3 9002Прерывное вычисление ординат ВКФ, соответствующих определенным моментамвремени. Использование одного каналатакого коррелятора сводит на нет егоПреимущества и приводит к избыточности аппаратуры.Наиболее близким по,техническойсущности к предлагаемому изобретениюявляется цифровой коррелятор, содержащий два цифровых устройства задерж- Еки с памятями УЗП), счетчик, соединенный с адресными входами обоих УЗП,умножитель, соединенный входами с выходами обоих"УЗП накапливающий сумматор, соединенный входом с выходомдумножителя, и генератор импульсовГЙ),соединенный со счетчиком, умножителеми накапливающим сумматором Г 23 .Недостатком коррелятора являетсято, что использование его в трактахобработки сигналов, работающих в реальном масштабе времени, ограничивается быстродействием умножителя какнаиболее сложного и трудоемкого узла). Параллелизация узла умножения ве.дет к значительному увеличению аппаратурных затрат, что при большом числе каналов в тракте обработки не всегда приемлемо,Цель изобретения - повышение быст-родействия коррелятора при относи"велько незначительном увеличении ап"паратуры и при неизменной точностивычисления. 89 4нен с третьим выходом генератора импульсов, выход дешифратора подключен ко второму входу элемента И, выход которого соединен с управляющим входом второго. накапливающего сумматора, с первым входом элемента запрета и со входом первого счетчика, выход сумматора соединен со вторым входом второго блока задержки, выход которого подключен к информационному входу второго накапливающего сумматора, выход которого соединен со вторым входом элемента запрета, выход которого подключен ко второму входу блока умножения.Сущность изобретения заключается в группировании выборок входного сигнала в каждом цикле вычисления ордикаты ВКФ по принципу равенства значений, соответствующих им в данном цикле выборок опорного сигнала с последующим суммированием значений выборок в пределах групП и умножения результатов суммирования с соответствующим группе значением выборки опорного сигнала. Погрешность измерения ординаты ВКФ остается неизменной, что обусловлено свойствами коммутативности и дистрибутивности аргументов функции1 Н" 1 Йх = - ф,МОПоставленная цель достигается тем,что в цифровой коррелятор, содержащий первый и второй блоки задержки, первые входы которых являются соответственно первым и вторым входами коррелятора, блок умножения, первый вход которого подключен к выходу первого блока задержки, второй вход которого подключен к выходу счетчика, генератор импульсов, первый выход которого соединен с управляилщим входом первого накапливающего сумматора, информационный вход которого подключен к выХоду блока умножения, введены элемент запрета, второй накапливающий сумматор, блок памяти, дешифратор, ф элемент И, сумматор н второй счетчик, вход которого соединен со вторым вы" ходом генератора импульсов, а выход подключен к первому входу сумматора, второй вход которого объединен со входом дешифратора и подключен к выходу блока памяти, вход которого объединен с первым входом элемента И и соедикоторая определяет алгоритмы вычисления ординаты ВКФ.В опорном сигнале обязательно будут встречаться равные по значению выборки, если й 1 2, где о - разрядность хода опорной выборки. При обработке сложных сигналов, когда Й достигает нескольких тысяч, а и не превьппает 4-8, количество групп ограничивается сверху величиной 2, а время, необходимое на вычисление одной ординаты, сокращается приблизительно в И/2 раз за счет уменьшения времени, необходимого для выполнения операций умножения.1На чертеже представлена структурная схема предлагаемого устройства.Коррелятор содержит последовательно .соединенные генератор 1 импульсов,блок 2 памяти, дешифратор 3, элемент И 4, первый счетчик 5, первыйблок б задержки, блок 7 умножения ипервый накапливающий сумматор 8,а также последовательно соединенныевторой счетчик 9, сумматор О, вто3 900209рой блокзадержки, второй накапли- ние адресов ячеек памяти, как в самомвающий сумматор 2 и элемент 13 за- цикле так икле, так и от цикла к циклу. С выпрета. Выход элемента И 4 соединен лока задержки значения выбос управляющим входом второго накаплн- рок в ),аняцихр няциеся в опрошенных ячейкахвающего сумматора 2 и с п авля иу р ющи 5 памяти, последоватечьно поступают вовходои элемента 13 запрета, выход торо накапливающий сумматор 2,которого соединен со вторыи входом д они в пределах своих групп суммиблока 7 умножения. Второй выход гене- руются Вся. момент, соответствующийратора 1 соединен со входом второго окончанию формировармирования группы, с блосчетчика 9, третий выход генератораО ка 2 наияти поступапоступает на дешифраторсоединен с управляющим входом перво- код "Оконч фокончание формирования группы".го накапливающего сумматора 8, вы- Дешнфрато 3шн ратор выдает разрешающий поход блока 2 памяти дополнительно со- тенциал на элемент И 4 через которыйединен со вторым входом сумматора 10 импульс с генератор 1) с генератора проходит напервый выход генератора 1 импульсов 5 вход счетчи а 5счетчика , на управляющий входдополнительно соединен со вторыи вхо- злеиента 13 запрета н на вход "Уст.дом элемента И 4.Цифровой коррелятор работает сле- Элеиент 13 запрета по данному нмдуюЩим образом. пульсу транслирует результат сумииВыборки входного сигнала после рования с накапливающего сумматора :довательно поступают в память блока 11 задержки, где каждая выборкахранится в течение Н циклов, а затем борок опорного сигналанала, каждому иэзаменяется новой, вновь поступившей. которых соо всоответствует определеннаяТаким образом, в памяти хранится И )5 группа входных бодних вы орок. Каждая иэ Ц3текущих значений выборок входкого сне- значений выборок уморок умножается в блоке 7ени входных выборок вала, В паузе между моментами поступг на сумму значений вхо х вления в память блока 11 задержки двух пределах группы, Счетчик 5 последовасоседних выборок входного сигнала осу тельно по каждомуаждому импульсу, поступаществляется групповой опрос всех Ч 36 ющеиу с выхо авыхода элемента И 4, соотячеек памяти блока 1 задержки (гз- ветствующегего окончанию формированиямять с произвольном доступом) при по- гРУппы выборок и суммирования в премощи счетчика 9, блока 2 памяти и делах данной группы Ао рмнрует кодсумматора 1 О. Ячейки опраащваются адреса ячейки памяти блока 6. Значегруппами, которые формируются по прин",5 нне выборки опорного сигнала осущестципу равенства значений соответству- вляет 0 операций .умножения, Накаплнющих ии выборок опорного сигнала, вающий суьщатор 8 осуществляет суит.е. в кажиой группе объединяются те мирование и усреднение результатоввыборки входного сигнала, которые в умножения,данком цикле умножаются на равные по,о На первом выходе генератора 1 имзначению выборки опорного сигнапа. пУльсов формируется К+0-1) нипульВ блоке 2 памяти хранятся Й началь- сов) синхронизирующих работу элеиенных кодов адресов ячеек памяти бло- та И 4 и осуществляющих считываниека 1, объединенных по грунпаи и с блока 2 памяти, на втором. выходе гй 0-1 кодов "Окончания формирования 45 нератора 1 импульсов формируется нмвгруппы, разделяющих группы, пульс задающий код счетчика 9 соответствующМй номеру цикла вычисленияСчетчик 9 фориирует код, соответ- .на третьем выходе генератора4 юрмиствующий номеру цикла вычислещя на Руется импульс) осуществляюцнй послесумматоре 1 О, текущий номер циклаер цикла вычисления очередной ординаты ВКФ очйи начальный код суммируются по модуДу щенке накапливающего сумматора 6.лю 1) а результат суммирования определяет адрес ячейки опроса. Таким об- В предлагаемом устройстве в каждомразом, записав в блок 2 памяти но цикле вычисления ВЕФ количество опегруппам начальные коды адресов соот- раций Умножения на блоке 7 умноженияветствующие формированию групп адре равно Й вместо й операций умножения всор .для нулевого цикла вычисления ор- известном устройстве, т.е. на каждомдинаты) и, суммируя с ним текущий но- цикле время, необходимое на операциимер цикла, осуществляется фориирова- умножения, сокращается в К/Я раз.Сле7 9002 довательно, и время, необходимое на вычисление ординаты ВКФ, определяемое временем, необходимым для выполнения операций умножения (как наиболее трудоемких), сокращается приблизительно в Й/О раз. Во столько же раз сокращается объем памяти, необходимой для запоминаний значений выборок опорного сигнала,Предлагаемое изобретение позволя-. 10 ет расширить область применения цифровых корреляторов, ведущих обработку сигналов во временной области, так как дает возможность сочетать простоту алгоритма вычисления ордииаты ВКФ И и малые временные затраты на данные вычисления. Формула изобретения Цифровой коррелятор, содержащий первый и второй блоки задержки, первые входы которых являются соответст" 1 венно первым и вторьи входами корре- И пятора, блок умножения, первмй вход ,которого подключен к выходу первого блока задержки, второй вход которого подклю чен к выходу счетчика, генератор импульсов, первьп 1 выход которого З 0 соединен с управляющим входом первого накапливающего сумматора, информационный вход которого подключен к выходу блока умножения, о т л и ч а ю -89 8щ и й с я тем, что, с целью повышеЙия быстродействия, в коррелятор вве+Жены элемент запрета, второй накапли.вающий сумматор, блок памяти, дешифратор, элемент И, сумматор и второйсчетчик, вход которого соединен совторьи выходом генератора импульсов,а выход подключен к первому входусумматора, второй вход которого объединен со входом дешифратора и подключен к выходу блока памяти, входкоторого объединен с первым входомэлемента И и соединен с третьим выходом генератора импульсов, выход дешифратора подключен ко второму входу элемента И, выход которого соединен с управлякж 1 им входом второго накапливающего сумматора, с первым входом эле"мента запрета и со входом первогосчетчика, выход сумматора соединенсо вторым входом второго блока задержки, выход которого подключен к информационному входу второго накапливающего сумматора, выход которого соединен со вторым входом элемента за 1,прета, выход которого подключен ковторому входу блока умножения. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР11 Р 556450, кл, 6 06 Г 15/336, 1976.2. Патент США В 3950635,НКИ 235-156, опублик. 1976 (прототип).Составитель В. Новинскийедактор П, Филиппова Техред Ж.Кастелевич Корректор Г. РешетникЗаказ 12183/66 Тираж 731 Подписное ВШ 1 ИПИ Государственного комитета СССР по делам изобретений и открытий 113035 Иосква 1 КРаушская наб. д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4