Цифровой пропорционально-интегрально-дифференциальный регулятор

Союз Сфветсккя Соцнаектнческик Респубпкк(22) Заявлено 26.11. 79 (21) 2875150/18-,24с присоединением заявки йо(51)М, Кл,С 05 8 11/26 Государственный комитет СССР но делам нзобретеннй н открытий(72) Автор Н.Т. Малюк 54 ) ЦИФРОВОЙ ПРОПОРЦИОНАЛЬНО- ИНТЕГРАЛЬНО- ДИФФЕРЕНЦИАЛЬНЫЙ РЕГУЛЯТОР тИзобретение относится к автоматизированным системам регулирования с цифровым управлением и может найти применение в системах регулирования частоты вращения и положения. различных механизмов.Известен цифровой пропорционально-интегрально-дифференциальный регулятор (ПИД-регулятор), содержащий . реверсивные счетчики, сумматоры,запоминающие устройства, блок управления, схемы совпадения и переполнения и блок знака (11 .Недостатками известного регуляора являются сложность и низкое ыстродействие.Наиболее близким к предлагаемому изобретению по технической сущности является цифровой ПИД-регулятор, содержащий дешифратор, тактовый генератор, управляемый ключ, блок управления, а также первые последовательно соединенные сумматор и регистр, вторые последовательно соеди ненные сумматор и регистр, третьи последовательно соединенные сумма" тор и регистр и четвертые последовательно соединенные сумматор и регистр, причем выход первого сумматора сое ливен с первым входом третьего сум- вО матора, прямой выход первого регист- ра - с первыми входами второго и четвертого сумматоров, а выходы второго и третьего регистров подключены соответственно к второму и третьему входам четвертого сумматора23 .Однако известный регулятор сложен и обладает пониженным быстродействием в связи со. значительным количест вом команд в цикле, которые составляют две операции сложения в суммирующем устройстве (14 команд), а на передачу информации н установку счетчиков в нулевое положение затрачивается семь команд. Всего 21 команда. Цель изобретения - повышение быстродействия и упрощение регулятора.Поставленная цель достигается тем что инверсный выход первого регистра соединен со вторым входом третьего сумматора, выход второго регистра подключен к второму вхсду второго сумматора, вторые входы первого, второго, третьего и четвертого регис ров соединены с соответствующими выходами блока управления, вход которо го через управляемый ключ подключен к выходу тактового генератора, а выход первого сумматора через дешифра 8838645 10 15 20 25 40 45 55 60 тор соединен с управляющим входом ключа.На фиг. 1 приведена блок-схема регулятора; на фиг.2 временная диаграмма его работы.Регулятор содержит первые сумматор 1 и регистр 2, вторые сумматор 3 и регистр 4, третьи сумматор 5 и регистр 6, четвертые сумматор 7 и регистр 8, блок 9 управления, управляемый ключ 10, тактовый генератор 11 и дешифратор 12.Кроме того, регистр содержит первый, второй, третий и четвертый выходы 13-16 блока управления, выход 17 управляемого ключа, выход 18 первого сумматора, прямой выход 19-первого регистра, инверсный выхрд 20 первогорегистра, выход 21 второго регистра, выход 22 четвертого сумматора, выход 23 третьего сумматора, выход 24 третьего регистра.Регулятор работает следующим об- разоМ.После включения регулятора сигналом установка в "О." регистры 2,4,6 и 8 устанавливаются по своим прямым выходам 19,21,24 и М в "0".При отсутствии сигналов Мл и Мас код М = 000, а код Мос = 111,(с целью упрощения схема регулятора приведена в однолинейном изображении), при этом разрядность всех сумматоров и регистров принята на едини" цу более разрядности кодов заданияй и сигнала обратной свяэи Мов, астарший разряд регистра 8 используется как знаковый; "1" соответствует тому, что в схему управления должениспользоваться его инверсный код Мр,а "0" - его прямой код Мр, на выходе 18 сумматора 1 будут все единицы, На выходе дешифратора 12 - "0", ключ 10 разомкнут и тактовый сигналТ на вход блока 9 управления непроходит.При подаче в момент времени(фиг. 2) управляющего кода М на выходе 18 сумматора 1 при неизменномзначении кода й в появится код,соответствующий М, на выходе деиифратора 12 появляется "1",ключ10 открывается и тактовый генератор11 подключается к блоку 9 управления. На выходах 13-16 йоследнегопоочередно появляются сигналы единичного уровня. Одновременно на выходе23 сумматора 5 появляется код, соответствующий восьми, так как на выходе 20 регистра 2 все единицы. Первым же.импульсом с выхода 13 блока 9 управления этот код переписывается в регистр б вместе с сумматором 5, формирующий дифференциальнуюсоставляющую сигнала регулированиярегулятора. Вторым импульсом с выхода 14 блока 9 управления код на выходе 12 сумматора 1 переписываетсяв регистр 2, код на выходе 19 которого соответствует пропорциональной составляюшей сигнала регулирования. Третьим импульсом с выхода 1 Ь блока 9 последний код через сумматор 3 переписывается в регистр 4, который совместно с сумматором 3 формирует )интегральную составляющую сигнала регулирования. Коды 19,21 и 24 с выходом регистров 2,4 и 6 поступают на входы сумматора 7. Изменение коэффициентов передачи кодов 19,21 и 24 в 2,4,8 раз может быть осуществле" но простым смещением входных шин сумматора 7. Четвертым импульсом с выхода 16 блока 9 результирующий код с выхода 22 сумматора 7 п реписывается в регистр 8.Все операции формирования составляющих сигнала регулирования заканчиваются за время д.Под воздействием управляющего кода М в системе регулирования происходит изменение выходной координаты и/ начинает изменяться код М,на выходе дешифратора 12 поддерживается "1" и ключ 10 остается замкнутым. Во время второго такта вновь на выходах 13-16 блока 9 формируются импульсы управления. К этому времени (фиг.З) за счет изменения кода Мвв (на фиг.З доказан прямой код йов ) на выходе 18 сумматора 1 также изменяется код йв= М М.осСУмматоры 1,3 и 5 являются комбинационными с высоким быстродействием и за время формирования дс составляющих ПИД-регулятора изменение кодов М и М 0 и соответственно, ко- . да Мв не происходит.В начале второго такта код М не изменяется, а код Йвв изменится. Результирующий код на выходе 18 сумматора 1 также изменится (фиг.З),На выходе 23 сумматора 5 получим код Ми = Мв + .МгвПервым импульсом с выхода 13 блока .9 этот код переписывается в регистр б. Вторым импульсом с выхода 14 блока .9 код переписывается в регистр 2, код М 1 В суммируется сумматором 3 с кодом М итретьим импульсом с выхода 15 блока 9 результирующий код переписывается в регистр 4., Этот код соответствует интегральной составляющей сигнала регулирования. Коды Млв, М 1, й рсуммируют с Я сумматором 7 и четвертым импульсом с выхода 16 блока 9 результирующйЪ.код М переписывается в регистр 8.В начале третьего такта код М становится равным нулю О, код М . и соответственно, код М,л, не меняются. В этом же такте (фиг.З) в момент времени й код М уменьшается, например, в два раза, однако вследствие дискретности регулятора этоизменение проходит на выход регулятора только в начале четвертого такта.Таким образом, на выходе 18 сумматора 1 код И ю равен разности кодов М, и М , причем эта разность при,изменеййи одного из кодов меняется в каждый такт. Код И при каждой команде с блока 9 изменяется на величину кода И 9 . При положительномт значении М 19 = И МОкод Мщ Все время увеличивается на величину И 9 Формируемую сумматором 1 и регистром 2 в дискретные моменты времени Т. 40 Эапись в регистры производится по передним Фронтам импульсов с выходов 13-16 блока 9, сбоев в работе регулятора, при Ь сс Т, и ошибок в формировании составляющих регулирования быть не может (здесь Т - период тактового генератора),В реальных системах регулирования с целью исключения потери информации должно быть предусмотрено ограничение составляющих регулирования, осо бенно интегральной составляющей. Испытания ПИД-регулятора в системе регу" лирования частоты вращения двигателя :постоянного тока йоказали, что уве-: личение разрядности сумматорой и ре гистров на два (с учетом одного зна" нового разряда) по сравнению с максимальной.разрядностью кодов И и И исключает потерю информации при любых.изменениях И и Мос30При .М = 00 0 и Мщ = 11 1 на выходе дешифратора 12 появляется "О", ключ 10 размыкается и управляющие импульсы в блоке 9 не формируются, а код Мп = О. 35Экономический эффект достигается за счет упрощения схемы (аппаратные затраты снижаются по сравнению с известными схемами цифровых ПИД-регуляторов на 25-30) и повышения быстродействия: полное время ьс Фор мирования результирующего кода Мр не превышает 0,5 мкс, что позволяет принять время Т 4 0,5 мс. формула изобретения4Цифровой пропорционально"интегрально-дифференциальный регулятор, содержащий дешифратор, тактовый ге- нератор, управляемый ключ, блок управления, а также первые последовательно соединенные сумматор и регистр, вторые последовательно соединенные сумматор и регистр, третьи последовательно соединенные сумматор и регистр и четвертые последовательно соединенные сумматор и регистр, причем выход первого сумматора соединен с первым входом третьего сумматора, прямой выход первого регистра - с первыми входами второго. и четвертого сумматоров, а выходы второго и третьего регистров подклю" чены соответственно к второму и третьему входам четвертого сумматоров, о .т л и ч а ю щ и й с я тем, что, с целью повышения быстродей" ствия и упрощения регулятора, инверсный выход первого регистра соединен со вторым входом третьего сумматора, выход второго регистра подключен к второму входу второго сумматора, вторые входы первого, второго, третьего и четвертогорегистров соединены с соответствующими выхода" ми блока управления, вход которого через управляемый ключ подключен к выходу тактового генератора, а выход первого суьщатора.через дешифратор соединен с управляющим входом ключа.Источники информации,принятые во внимание при экспертизе1. Круг Е;К. и.др. Цифровые регуляторы. М.-Л., ",Энергия", 1966,с. 337;2. Круг Е.К. и др. Принципы построения одноканальных цифровых регуляторов. М "Советское радио", 1969,с. 200 (прототип).883864 ИИПИ Заказ 102Тираж 943 Подписно Филиал ППП "Патент", г.Ужгород,ул.Проектная