Аналоговое запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ Сснез Советских Социалистических Республик(51) М. Кл. С 11 С 27/00 с присоединением заявки йо(23) Приоритет Государстаенимй комитет . СССР но делам изобретений н открытий(54) АНАЛОГОВОЕ ЗАПОМИНИОЩЕЕ УСТРОИСТВО Изобретение относится к автоматы- ке и вычислительной технике и может быть использовано, в частности, в запоминающих устройствах для компенсации дрейфа нуля электрометрических усилителей. Известно аналоговое запоминающее устройство (АЗУ), содержащее зарядный элемент, вход которого соединен со входом устройства, а выход подключен к накопительному элементу, например конденсатору, и через коммутатор, зарядочувствительный усилитель - к ге-нератору компенсационного тока, а 5 последний к накопительному элементу. Зарядный элемент, генератор компенсирующего тока и коммутатор управляются с соответствующих выходов генератора тактовых импульсов 1. 20Однако в известном устройстве время хранения при заданной точности определяется правильностью выбора и стабильностью коэффициента передачи: зарядочувствительного элемента и гене 25 ратора компенсирующего тока, которые очень трудно сделать стабильными. Кроме того, данное АЗУ предназначено в основном, для запоминания импульсных напряжений, поскольку в режиме 30 хранения входной сигнал должен отсутствовать.1Наиболее близким к предлагаемому по технической сущности является аналоговое запоминающее устройство, содержащее два компаратора, первый вход первого и второй вход второго компаратора объединены и подключены ко входу АЗУ, второй вход первого и первый вход второго компараторов также объединены н подключены к выходу входного повторителя напряжения, а вход последнего - к накопительному элементу н выходам генераторов тока и дополнительного генератора тока, выходу разрядного блока и входу выходного повторителя напряжения. Выход последнего является выходом АЗУ. Выход первого компаратора подключен ко входу генератора тока н управляющему входу второго компаратораВыход второго компаратора подключен ко входу дополнительного генератора тока и первому входу блока управления, а выход последнего к управляющему входу первого компаратора. Второй вход бло-. ка управления соединен с шиной управления 2 .Однако такое АЗУ имеет сравнительно невысокую точность н малоевремя хранения, время выборки в нем сравнительно велико и, кроме того, оно может запоминать сигналы только одной полярности, а также при наличйи . на накопительном элементе напряжения меньшего по абсолютной величине,5 чем входной сигнал.Цель изобретения - повышение точности и быстродействия устройства, увеличения времени хранения информации устройства и расширение области его применения за счет запоминания сигналов обеих полярностей.ПОставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее накопительный элемент, например конденсатор, одна 15 из обкладок которого соединена с первым входом зарядно-разрядного блока, выход зарядно-разрядного блока подключен к шине нулевого потенциала, первый повторитель напряжения, Щ выход которого соединен с выходом устройства и с первыми входами первого и второго компаратора, вторые входы котоРых подключены ко входу устройства, шину управления, введены второй повторитель напряжения, генератор тактовых импульсов, форми-. рователь импульсов, элементы И, детектор и дифференциальный усилитель, выход которого соединен с другой обкладкой, конденсатора, выход гене-. ратора тактовых импульсов соединен со входом формирователя импульсов, выход которого подключен к первым входам элементов И, вторые входы которых соединены с выходом первого .З 5 компаратора, выход второго компаратора соединен с третьим входами элементов И, четвертые входы которых подключены к шине управления, выходы первого и второго элементов И соеди- Щ иены соответственно со входами дифференциального усилителя, выход третьего элемейта И соединен со вторым входом зарядно-разрядного блока и с первым входом детектора, втоРой 45 вход которого соединен с шиной потенциала, третий вход детектора подключен к выходу второго повторителя напряжения, выход детектора соединен со входом первого повторителя напряжения, выход второго повторителя напряжения соединен с третьим входом зарядно-разрядного блока, а также тем, что зарядно-разрядный блок выполнен на первомвтором и третьем МОП-транзисторах сток первого из55 которых соединен с первым входом блока, сток второго МОП-транзистора с выходом блока, сток третьего МОП- транзистора подключен к третьему входу блока, затворы МОП-транзисторов 0 соединены со вторым входом блока, а истоки МОП-транзисторов соединены между собой.На чертеже изображена функциональная схема предлагаемого устройства. Устройство содержит повторители1 и 2 напряжения, компараторы 3 и 4элементы И 5-7, шину 8 управления,формирователь 9 импульсов, генератор10 тактовых импульсов, дифференциальный усилитель 11, накопительный элемент, например конденсатор 12, шину13 нулевого потенциала, зарядно-разрядный блок 14, детектор 15, транзисторы 16-18 зарядно-разрядного блока 14.Устройство работает следующимобразом.АЗУ имеет два режима работы - режим "хранение" и режим выборки и работает следующим образом.Режим "выборки".В этом режиме по шине 8 управленияна элементы 5-7 поступает сигнал разрешения, т.е. по четвертым входамвсе эти элементы открыты.Пороги срабатывания компараторов 3и 4 сигналами смещения выбираютсявблизи "нуля" и алгебраическая разность между ними определяет абсолютную точность запоминания входногосигнала ОВх .Пусть компаратор 3 срабатываетпри уменьшении О 8 ниже О, , а компас ратор 4 - ниже О(ОО ),До включения питающих напряженийнакопительный элемент 12 разряден ипоэтому при их включении напряжениена входе повторителя 2 и его выходе,а также на выходе повторителя 1 и,соответственно, на его выходе, равнонулю.Допустим, что,на вход устройствапоступает сигнал ОехО.Компараторы 3 и 4 не срабатываети своими выходными напряжениями открывают элементы И 5 и 7 и закрываютэлемент И 6, Продифференцированныена формирователе 9 импульсы генератора 10 прОходят через элементы И 5 и6. С выхода элемента И 5 они поступают на первый вход дифференциальногоусилителя 11. На выходе последнегоповторяются положительные импульсы,а на выходе элемента И 7 синфазныеим импульсы, открывающие на моментдействия импульсов МОП-транзисторы16 и 17, и закрывающие МОП-транзистор 18. Накопительный элемент 12,подключенный к выходу усилителя 11,начинает заряжаться. Напряжение навходе и, соответственно, на выходеповторителя 2 увеличивается. Детектор 15, управляемый по второму входус выхода элемента 7, отфильтровывает импульсное напряжение и амплитудное значение сигнала с его выхода через повторитель 1 поступает на выходустройства (найряжение О ы) и первые входы компараторов 3 и 4. Придостижении значения выходного напряжения О, =ОХ +О, компаратор 3 сра. батывает и закрывает элементы И 5 и7, Заряд накопительного элемента 12прекращается, МОП - транзисторы 16 фи 17 закрываются, аМОП - транзисторф 18 - открывается. На выходе устройства устанавливается напряжениеО-. а Ос точностью до порога сраьхбатываййя компаратора 3.5Если в начальный момент работыАЗУ ОО 1, компараторы 3 и 4 сра"батывают и их выходные напряжениязакрывают элемент И 5,открывают эле-менты И 6 и 7. теперь продиФференцированные на формирователи 9 импульсыс генератора 10 через элемент И 6поступают на второй вход дифференциального усилителя 11, а через элемент 7 синфазно с ними открывают ИОП-.транзисторы 16 и 17 и закрывают ИОНтранзистор 18. На выходе усилителя 11появляются отрицательные импульсы иначинают заряжать накопительный Эаемент 12 отрицательным напряжениеМ.Через повторитель 2, детектор 15 и 20повторитель 1 это напряжение, каки в первом случае, появляется навыходе устройства и первых входах,компараторов 3 и 4. По достиженииОЕ,=ОЗх+О компаратор 4 возвращается в исходное состояние, а компаратор 3 остается в сработанном состоянии. Элементы И 5-7 закрываются,заряд накопительного элемента 12прекращается. На выходе устройстваостается напряжение, равное входномуОзрО ех с точностью до порога сра-.батывания,компаратора 4.Работа АЗУ протекает аналогично,и при начальном заряде накопительногоэлемента 12, т.е, при наличии выходного сигнала напряжение ОЕ и в Этомслучае устанавливается равным О ух сточностью до величины порога срабатывания одного иэ компараторов 3 иди4и " . 40Режим фхраненияф,В этом режиме по шине 8 на эле-менты И 5-7 поступает сигнал запрета, т.е. по четвертым входам эти.элементы закрыты.Поэтому независимо от Ои состояния компараторов 3 и 4 выходнойсигнал О, на выходе устройствабудет равен его значению, имеюшемусяв момент предшествующий подаче команды запрета по шине 8, т.е. АЗУ запоминает сигналОЗХр О Зы и переходитв режим "хранение". Время храненияран АЗУ будет определяться постоянной времени цепи разряда Ср,х накопительного элемента 12 55С, са,где Свеличина емкости накопительного элемента;й - сопротивление цепи разрядаемкости С. ебй определяется параллельным соединением входного сопротивления повторителя 2 (более 10 Ом) и сопротивлением зарядно-разрядного блока 14ар между первым входом и выходом его. 65 Поскольку в режиме хранение" элемент 7 закрыт, то МОП-транзисторы зарядно-разрядного блока 14, подключенные затворами к его выходу, 16 и 17 закрыты, а МОП-транзистор 18 открыт. При отсутствии МОП-транзистора 18 последовательное сопротивление МОП-транзисторов 16 и 17 в закрытом состоянии составляет около 10 " Ом (при нормальной температуре) и постояннаяфСрз =С 8=0,33 10 ,10" = =3, 310 с, (где С=О, 33 мкф, й опреде-, ,ляется величиной ар=10 Ом),что не 10достаточно велико.Для существенного увеличенияГр, выход повторителя 2 через открытое сопротивление МОП-транзистора 18 (около 1 кОм) подключен к точке сое- динения истоков МОП-транзисторов 16 и 17. Если коэффициент передачи К повторителя 2 К = 1, в цепи разряда конденсатора 12 образуется глубокая отрицательная обратная связь (как бы противоэдс) препятствующая разряду конденсатора 12 и р существенно увеличивается.Предлагаемое. АЗУ может запоминать и хранить напряжения до Одх =10+ +10, В (определяется выбранной элемеитной базой). При этом время выборки составляет 0,050,2 с (зависит от ОЕх и выбранной частоты генератора 10) . Время хранения охран при заданной относительной точности зависит от величины Ох и окружающей теМпературы и может достичь дахрн =1 ч.формула изобретения1. Аналоговое запоминающее устройство, содержащее накопительный элемент, например, конденсатор, одна из обкладок которого соединена с первым входом эарядно-разрядного блока, выход зарядно-разрядного блока подключен к шине нулевого потенциала, первый повторитель напряжения, выход которого соединен с выходом устройства и с первыми входами первого и второго компаратора, вторые входы которых подключены ко входу устройства, шину управления, о т л и ч а ющ е е с я тем, что, с целью повыше ния точности и быстродействия устройства, увеличения вращения хранения информации и расширения области его.применения за счет запоминания сигналов обеих полярностей, в него введены второй повторитель напряжения, генератор мктовых импульсов, формирователь импульсов, элементы И, детекТор и дифференциальный усили,тель, выход которого соединен с другой обкладкой конденсатора, выход генератора тактовых импульсов сое" динен со входом формирователя импульсов, выход которого подключен к пер-. вым входам элементов И, вторые входы875465 которых соединены с выходом первогокомпаратора, выход второго компаратора соединен с третьим входами элементов И, четвертые входы которыхподключены к шине управления, выходыпервого и второго элементов И соедине-ны соответственно со входами дифференциального усилителя, выход третьего элемента И соединен со вторымвходом зарядно-разрядного блока и спервым входом детектора, второй входкоторого соединен с шиной нулевогопотенциала, третий вход детектораподключен к выходу второго повторителя напряжения, выход детектора соединен со входом первого повторителянапряжения, выход второго повторителя напряжения соединен с третьим входом зарядно-разрядного блока. НИИПИ Заказ 9356/7 ираж 648 Подписное Филиал ППП Патент,г.ужгород, ул.Проектная,4 2. Устройство по п.1, о т л и ч аю щ е е с я тем, что в нем зарядноразрядный блок выполнен на первом,втором и третьем МОП - транзисторах,сток первого из которых соединен спервым входом блока, сток второго МОПтранзистора соединен с выходом блока,сток третьего МОП-транзистора подключен к третьему входу блока, затво-:ры МОП-транзисторов соединены со вторым входом блока, а истоки МОП-транзисторов соединены между собой.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 611255, кл. 6 11 С 27/00 1974.2. Авторское свидетельство СССРР 600617, кл. 6 11 С 27/00, 1976