Сглаживающий фильтр

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ Союз Советских Социаникических Республик(51)М. Кл. С 06 Г 15/353 Н 03 Н 17/04 Государстиеииый комитет СССР ио делам изобретеиий и открытий(5 4) СГЛАЖИВАЮЩИИ ФИЛЬТР Изобретение относится к вычислительной технике и может быть использовано для сглаживания процессов слинейным изменением среднего значения случайного параметра.Известна "Параллельная арифметическая структура для выполнения рекурсивной цифровой Фильтрации",содержащая сумматор, умножитель, вентили,буферную память, накопитель, памятькоэффициентов, блок переполнения иблок масштабирования 11.Недоотатком этого устройства является низкое быстродействие.Наиболее близким к предлагаемомуявляется "Фильтр "скользящегои сглаживания, содержащий перемножители,вычитатели, сумматоры и элементы задержки 21Недостатком изВестного устройстваявляется низкая точность сглаженногопараметра.Дель изобретения - повышение точности работы устройства,25Поставленная цель достигаетсятем, что в сглаживающий фильтр, содержащий три неремножнтеля, первыйвычитатель, три сумматора, два элемента задержки, причем выход первоговычитателя соединен с первым входом первого перемножителя, выход первогоперемножителя соединен с первым входом первого сумматора, выход которогосоединен через первый элемент задержки с первым входом второго перемножителя, выход которого соединен с первым входом второго сумматора, выходкоторого соединен с первым входомтретьего сумматора, выход которогокерез второй элемент задержки соединен со вторым входом второго сумматора, выход второго сумматора соединенс первым входом первого вычитателя,выход которого соединен с первым входом третьего перемножителя, выход которого соединен со вторым входомтретьего сумматора, введены третий,четвертый и пятый элементы задержки,делитель, блок памяти, второй вычитатель, четвертый перемножитель, узелформирования коэффициентов сглаживания и коммутатор, причем второй входпервого вычитателя является первымвходом Фильтра, второй вход фильтрасоединен с первым входом второго вычитателя и через третий элемент задержки со вторым входом второго вычи"тателя, выход которого соединен совторым входом второго перемножителяи с входом четвертого перемножителя, 868770выход четвертого перемножителя соединен с первым входом узла формирования коэффициентов сглаживания, выход которого соединен с входом коммутатораи с входом четвертого элемента задер-жки, выход которого соединен со вторым входом узла формирования коэффи 5циентов сглаживания, первый и второй выход коммутатора соединены соответственно со вторыми входами первого и третьего перемножителя, группа вы О ходов блока памяти соединена с группой входов коммутатора, третий вход фильтра соединен с пеРвым входом делителя и через пятый элемент задержки со вторым входом делителя, выход делителя соединен с третьим входом 15 узла формирования коэффициентов сглаживания, выходы первого, второго и третьего сумматоров являются соответственно первым, вторым и третьим выходами фильтра. 20Узел формирования коэффициентовсглаживания содержит два дешифратора,два блока элементов И и два блока элементов ИЛИ, причем вход первого дешифратора соединен с первым входомузла, выход первого дешифратора соединен с первым входом первого блока элементов И, второй вход которого соединен со вторым входом узла, выход первого блока элементов И соединен с входом первого блока элементовИЛИ, выход которого соединен с первым входом второго блока элементов И, второй вход которого соединен с выходом второго дешифратора, вход которого является третьим входом узла, выход второго блока элементов И соединен с входом второго блока элементов ИЛИ, выход которого является выходом узла.На фиг. 1 представлено предлагае мое устройство, структурная схема; на фиг. 2 - блок-схема логического узла.Устройство содержит вычитатель 1, перемножитель 2, сумматор 3 элемент 4 задержки, перемножитель 5, сумматор 6, сумматор 7, элемент 8 задержки, перемножитель 9, элемент 10 задержки, вычитатель 11, перемножитель 12, узел 13 формирования коэффициентов сглаживания, коммутатор 14, блок 15 памяти, элемент 16 задержки, делитель 17, элемент 18 задержки, выходы 19 - 21 устройства.Логический узел содержит дешифраторы 22, блоки 23 элементов И, блоки 24 элементов ИЛИ.. Устройство работает следующим образом.На входы вычитателя 11 и элемента 10 задержки поступает код значения 60 времени поступления очередного отсчета случайной величины. Значение,соответствующее прошлому отсчету, поступает с выхода элемента 10 на второй вход вычитателя 11, на выходе которо го получается разность времен поступления. Это значение подается на перемножитель 12, где нормируется (умно.ается на определенный коэффициент1) и на вход перемножителя 5, надругой вход этого перемножителя подается с выхода элемента 4 задержки сглаженное значение скорости наопределенный момент времени. Произведение с выхода перемножителя 5 поступает на вход сумматора 6, на второй вход которого подается сглаженное значение параметра с выхода элемента 8 задержки, в соответствии сформулой (1) получаем экстраполированное значение(1)Далее сглаживание производитсяв соответствии с формулами:(3) л Л 8Ч,-Ч,+дУи, (4)тол лгде Чи- Чи - сглаженные значения параметра соответственно на ии и-ом шаге сглаживания;л лЧи-, Уи - сглаженные значения скорости изменения параметра на и -1 и и -ом шаге сглаживания,У - полученное случайное значение параметра;То - произвольный период нормировки;Т - период обновления получаемых входных случайных значений;А,В- коэффициенты сглаживания.Экстраполированное значение подается на вход вычитателя 1, на другой вход которого подается измеренное случайное значение.На выходе вычитателя 1 получается разность экстраполированного и случайного значений в соответствии с формулой (2). На вход элемента 16 и делителя 17 поступают значения среднеквадратичной ошибки измерения данного случайного параметра. На второй вход делителя 17 с выхода элемента 16 поступает значение ошибки на момент (и), Значения с выхода пере- множителя 12 и делителя 17 поступают на входы узла 13, а с выхода элемента 18 - значение управляющего сигнала для,коммутатора 14 на прошедший момент (и -1) . Узел 13 выбирает соответствующие значения коэффициентов А и В/Т с помощью дешифраторов 22 и блоков 23 и 24. В соответствии с управляющим сигналом в коммутаторе 14 производится коммутация соответствующих выходов блока 15, где в соответствующих ячейках записаны значения коэффициентов сглаживания. Этикоэффициенты подаются на входы пере- множителей 2 и 9, где вычисляютсяВсоответственно т - ьЧ, и А,ЮзиВ сумматоре 7 производится вычисление сглаженного значения по формуле (3), а в сумматоре 3 - по формуле (4). Результаты вычислений с выходов 19 - 21 выдаются на вход устройства.Применение изобретения позволяет повысить точность измерения. 10 формула изобретения 1. Сглаживающий фильтр, содержащий три перемножителя, первый вычи татель, три сумматора, два элемента задержки, причем выход первого вычитателя соединен с первым входом первого перемножителя, выход первогоперемножителя соединен с первым вхо дом первого сумматора, выход которого через первый элемент задержки соединен с первым входом второго пере- множителя, выход которого соединенс первым входом второго сумматора, 25 выход которого соединен с первым входом третьего сумматора, выход которого через второй элемент задержки соединен со вторым входом второгосумматора, выход второго сумматора соединен с первым входом первого вы. читателя, выход которого соединен с первым. входом третьего перемножителя,выход которого соединен со вторымвходом третьего сумматора, о т л и - ч а ю щ и Я с я тем, что, с целью повышения точности работы устройства, оно содержит третий, четвертый и пятый элементы задержки, делитель, блок памяти, второй вычитатель, четвертый перемножитель, .узел формирования ко эффициентов сглаживания и коммутатор, причем второй вход первого вычитателя является первым входом фильтра, второй вход фильтра соединен с первым входом второго вычитателя и через 45 третий элемент задержки со вторым входом второго вычитателя, выход ко,торого соединен со вторым входом вто. рого перемножителя и с входом четвертого перемножителя, выход четвертогоперемножителя соединен с первым входом узла формирования коэффициентовсглаживания, выход которого соединенс входом коммутатора и с входом четвертого элемента задержки, выход которого соединен со вторым входом узла формирования коэффициентов сглаживания, первый и второй выходы коммутатора соединены соответственносо вторыми входами первого и третьего перемножителя, группа выходовблока памяти соединена с группойвходов коммутатора, третий вход фильтра соединен с первым входом делителя и через пятый элемент задержкисо вторым входом делителя, выход депителя соединен с третьим входом узла формирования коэффициентов сглаживания, выходы первого, второго итретьего сумматоров являются соответственно первым, вторым и третьим выходами фильтра.2. фильтр,по и, 1, о т л и ч а ющ и й с я тем, что узел формирования коэффициентов сглаживания содержит два дешифратора, два блока элементов И и два блока элементов ИЛИ,причем вход первого дешифратора соединен с первым входом узла, выходпервого дешифратора соединен с первым входом первого блока элементов И,второй вход которого соединен со вторым входом узла, выход первого блокаэлементов И соединен с входом первогоблока элементов ИЛИ, выход которогосоединен с первым входом второго блока элементов И, второй вход которогосоединен с выходом второго дешифрато-.ра, вход которого является третьимвходом узла, выход второго блока элементов И соединен с входом второгоблока элементов ИЛИ, выход которогоявляется выходом узла.Источники информации,принятые во внимание при экспертизе1. Патент США Р 4117541,кл. Зб 4-724, 1976.2. Кузьмин С.З. Основы теориицифровой обработки радиолокационнойинформации. М., "Советское радио",1974, с. 383, рис. 9-10 (прототип).