Цифровой пропорционально-интегрально-дифференциальный регулятор

Союз Советских Социалистических РесоубпикОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ з 860005 З(51) М, Кл. С. 05 В 19/18 с присоединением заявки Йо(23) Приоритет -Государственный комитет СССР по делам изобретений и открытий(72) Авторы изобретения Т.М, Баева, М. Б, Баранов и М, О, ВорошиловЗавод-ВТУЗ прн Ленннгрвдоком мегвлпвнеоком поводе им, ХХ съезда КПСС(71) Заявитель5 ч) ЦИФРОВОИ ПРОПОРЦИОНАЛЬНО-ИНТЕГРАЛЬНО-ДИФФЕРЕНЦИАЛЬНЫП РЕГУЛЯТОР Изобретение относится к автоматическому управлению и может быть использовано для многоканальных электроприводов работотехнических систем,Известен цифровой регулятор, содеожащий вычислительное устройство,блок команд, блок настроек и регистры 13,Недостатками известного устройстваявляются невысокое быстродействиеи сложность,Наиболее близким к предлагаемомупо технической сущности является цифровой пропорционально-интегральнодифференциальный регулятор, содержащий блок команд, первый выход которого соединен с первыми входами регистра отклонения, регистра результата,запоминающего устройства и сумматора,а второй выход - с входом блока настроек, причем первые выходы сумматора подключены поразрядно к соответствующим входам регистра результата21,Недостатками данного регулятораявляются сложность и низкое быстродействие.Цель изобретения - повышение быстродействия и упрощение регулятора.Указанная цель достигается тем,что выход блока настроек регулятора 30 соединен с входом блока команд, выходы регистра отклонения поразрядносоединены с соответствующими входамизапоминающего устройства, выходы которого подключены к соответствующимвходам сумматора, вторые выходы которого соединены с соответствующимивходами запоминающего устройства.Причем блок команд содержит микропрограммный автомат, первый и второйвыходы которого .подключены соответственно к первому и второму выходамблока, вход которого соединен с входом микропрограммного автомата, управляющие входы которого подключены ксоответствующим выходам генераторатактовых импульсов,На фиг 1 изображена блок-схемапредлагаемого регулятора, на фиг. 2то же, алгоритма работы микропрограммного автомата,Регулятор содержит регистр 1 отклонения, включающий регистр 2 ошибки ирегистр 3 адреса, запоминающее устройство 4, состоящее из ячеек памятивеличины ошибки слежения 5 и величинысуммы б, сумматор 7, регистр 8 результата, блок 9 команд, состоящийиз микропрограммного автомата (МПА)10, выдающего микрокоманды, которыеуправляют работой всего регулятора,генератора 11 импульсов, триггера 12"готовности, триггера 13 запуска,блок 14 настроек, состоящий из схемы15 опроса констант, схемы 16 формирователя констант, регистра 17 кон"тант и счетчика 18.Регулятор обеспечивает Формирование регулирующего воздействия покаждому каналу, описываемое формулойа(С) = К,К)ИТ)+К, Ь(1 Т)+Х(И-Т)-ХИ-П)Ц10 где Х (и Т ) - величина рассогласованиядля канала,К, К, К 3 - параметры настройки регу 2.лятора для канала.15Полный цикл работы ПИД регулятораопределяется состоянием микропрограммного автомата, В новое состояниеавтомат переходит по первому такту,выдаваемому генератором 11 импульсов, 2 Ои одно состояние длится четыре тактачастоты 500 кГц, Выходы МПА подсоединены к управляющим входам всех Функциональных узлов регулятора, а наего вход подается информация О состояниях счетчика 18 и регистра 17 констант в младший разряд последнего,ВеЛичина ошибки слежения Х (и Т) (15 разрядное двоичное число) поступаетв регистр ошибки, а адрес соответствующего следящего привода А(ИТ) (4 разрядное двоичное число) - в регистрадреса одновременно с сигналом запроса. Последний устанавливает триггер13 запуска в единичное состояние, атриггер 12 готовности в нулевое состояние и запускает МПА . В состоянииавтомата С, кроме записи и регистротклонения ошибки слежения и адресапривода, происходит обнуление сумматора 7 и предварительный выбор константы Кт, После чего автомат переходит в следующее состояние С(фиг.2),В этом сОстОЯнии прОизвОдитсЯ Очистка сумматора 7 и выбранная константаКзаписывается в регистр 17 констант 45и счетчик 18 (мантисса - в регистрконстанты, порядок - в счетчик), Всостояниях С-С.осуществляется предвычисление очередного слагаемого интегральной составляющей при участии уосумматора 7, регистра 2 ошибки МПА 10,В состоянии Сзавершается вычисление очередного слагаемого интегральной составляющей в сумматоре 7. Всостоянии С 7 вычисляется текущее55значение интегральной составляющейзакона регулирования, В следующемсостоянии С текущее значение инте 8гральной составляющей запоминаетсяв ячейки 6 памяти для данного каналаи на этом завершается вычисление интегральной составляющей . в текущемцикле.В состоянии Гобнуляется триггер13 запуска, сумматор 7 очищается длявычисления пропорциональной состав ляющей и производится выбор константы К, Далее повторяется состояние автомата С, но уже в регистр 17 констант и счетчик 18 записываются мантисса и порядок константы К 1, а в состояниях С -Сосуществляется вычисление пропорциональной составляющей закона регулирования, В состоянии Српроиэводится суммирование пропорциональной составляющей, находящейся в сумматоре, с хранящимся в ячейке 5 памяти предыдущим значением величины рассогласования, взятым с обратным знаком. В состоянии С+, завершается формирование суммы пропорциональной и дифФ ренциальной составляющих закона регулирования в сумматоре 7 и производится запоминание величины текущего рассогласования с обратным знаком в ячейки 5 запоминающего устройства. Эавершается формирование суммы всех составляющих закона регулирования в состоянии С , В состоянии автомата С,2 проиэводйтся запись суммы всех составляющих закона"- регулирования в выходной регистр 8 результата и выбор константы Кэ, которая в этом состоянии записывается в счетчик блока настроек. Умножение суммы составляющих на константу для завершения вычисления по закону регулирования производится в состоянии С, а затем МПА 10 переходит в состояние С и регулятор возвращается в исходное состояние: триггер 12 готовности устанавливается в единичное состояние и блок Э "ожидает" очередного запроса на Обслуживание.Применение в цифровом ПИД-регуляторе сумматора-вычитателя параллельного типа, управляемого МПА,позволяет увеличить быстродействие устройства, так как нет лишних пересылок из сумматора в регистр и все вычисления производятся в сумматоре, Это дает воэможность значительно повысить скорость вычисления управляющего воздействия по ПИД-закону при более простой структуре регулятора и получить в результате значительный технико-экономический эффект.Формула изобретения1, Цифровой пропорционально-интегрально-дифференциальный регулятор, содержащий блок команд, первый выход которого соединен с первыми входами регистра отклонения, регистра результата, запоминающего устройства и сумматора, а второй выход - с входом блока настроек, причем первые выходы сумматора подключены поразрядно к соответствующим входам регистра результата, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и упрощения регулятора, выход блока настроек соединен с входом блока команд, выходы регистра отклонения поразрядно соединены с соответствующими Входами запоминающего устройства, выходы которого подключены к соответствующим входам сумматора, вторые выходы которого соединены с соответствующими входами5 запоминающего устройства.2, Регулятор по п.1, о т л и ч а ю щ и й с я тем, что блок команд содержит микропрограммный автомат, первый и второй выходы которого подключены соответственно к первому и второму выходам блока, вход которого соединен с входом микропрограммного автомата, управляющие входы которого подключены к соответствующим выходам генератора тактовых импульсов.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 622051, кл. С 05 В 11/26, 1977,2, Круг Е.К. и др, Цифровые регуляторы, М-Л., "Энергия", 1966, с,455860005 жнин едактор А. Закаэ 7546/71 одписн митета С открытий ая наб иал ППП "Патент", г, ужгород,оектная,сставитель С,ехред А. Бабине Тираж 940 ВНИИПИ Государственного к по делам иэобретений и 3035, Москва, Ж, Раушс