Запоминающее устройство

269215 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических Республик.ЦП 6 11 с 11/02 Комитет по делам ори изобретений и открытий при Совете Министров СССРУДК 681.327,02(088.8 Опубликовано 17.17,1970. Бюллетень ЛЪ 1 Дата опубликования описания ЗХ.1970 Авторыизобретени ликов и Я, И,Институт математики СО явител АПОМИНАЮЩЕЕ УСТРОЙС с присоединением заявки У Описываемое оперативное запоминающее устройство (ОЗУ) может бьп ь применено в вычислительных машинах, в устройствах автоматики и телемеханики, а также в других случаях, когда требуется оперативная память малого объема с произвольным допуском и сравнительно невысоким быстродействием.Известны запоминающие устройства, содержащие блок управления и матрицы запоминающих элементов, к которым подключены 10 блоки ввода, адресации и считывания.Описываемое запоминающее устройство отличается тем, что оно содержит генератор сброса, ударник н амортизаторы, а запоминающие элементы выполнены в виде капсул, со держащих электроды и заполненных металлическим порошком, прп этом генератор импульсов сброса подключен к электромагниту ударника, обеспечивающему встряхивание матриц, установленных на амортизаторах. Это позво ляет упростить устройство.На фиг.приведена функциональная схема предлагаемого ОЗУ; на фцг, 2 - двоичная ячейка (металлопорошковый триггер); на 25 фиг. 3 - устройство сброса.На входе ОЗУ находится блок 1 ввода. Выходы регистра 2 числа блока ввода соединены с разрядными ключами 3 управления записью, которые подключены к управляющим обмот кам соответствующих импульсных трансформаторов 4. Выходные обмотки импульсных трансформаторов 4 подключены через разделительные конденсаторы 5 к шинам 6 столбцов матриц 7 запоминающих элементов (металлопорошковых триггеров 8). К этим же шинам параллельно подключены первые входы металлопорошковых триггеров 8 (МПТ) соответствующего столбца матрицы 7. Каждая пз шин 6, кроме того, подключена через делптел напряжения, образуемый соответствующим сопротивлением 9 и сопротивлениями мсталлопорошковых триггеров данного столбца, к информационному входу соответствующей выходной схемы совпадения 10 блока считывания 11, К выходу формпрова геля 12 импуль. сов считывания параллельно подключены управляющие входы всех выходных схем совпадения 10. Регистр 18 адреса блока адресации 14 подключен к дешифратору 15 адреса, выходы которого подключены через адресные ключи 16 к шинам 17 соответствующих строк матрицы 7. К этим же шинам параллельно подключены вторые входы всех металлопорошковых триггеров 8 соответствующих строк маттрицы 7. Выход генератора 18 импульсов сброса блока 19 управления подключен и обмотке электромагнита 20 сброса, который приводит в действие ударник 21, встряхивающий плату с металлопорошковыми триггерами. Блокиввода, адресации и считывания соединены управляющими шинами с блоком управления.Предлагаемое ОЗУ работает следующим образом,Двоичные запоминающие элементы (триггеры 8) матрицы 7 действуют по принципу когерера. Когерер афпг. 2), состоящий из капсулы 22, заполненной металлическим порошком 23, и электродов 24 и 26, под действием приложенного к электродам напряжения переходит в устойчивое состояние, при котором омическое сопротивление между его электродамп близко к нулю (спекание частиц порошка), а при механическом встряхивании капсулы - в другое устойчивое состояние, при котором омическое сопротивление между электродами принимает значение порядка нескольких мегом (разрушение проводимости порошка).В режиме записи с регистра 2 числа выдаются сигналы в тех разрядах, в которых должен быть записан код 1, Соотвстствующие разрядные ключи 3 управления записью отпираются и пропускают импульсы по управляющим обмоткам импульсных трансформаторов 4. Вследствие этого на соответствующие столбцы матрицы 7 проходят импульсы записи, амплитуда коьорых достаточна для переключения МГ 1 Т в проводящее состояние. Переключение может осуществляться только в одной из строк матрицы 7, а именно в той строке, у которой соответствующий адресный ключ 16 открыт в данный момент сигьалом дешифратора адреса 15. Таким образом, запись кода числа в матрицу запоминающих элементов происходит по выбранному адресу, причем коду 1 в ОЗУ соответствует проводящее состояние МПТ, а коду О - высокое сопрогпвление МПТ.Чтение информации из ОЗУ производится следующим образом. Каждая из разрядных шин 6 подключена к средней точке делителя напряжения, верхнее сопротивление 9 которого постоянно, а нижнее определяется состоянием МПТ в данном разряде (столбце) выбранной для чтения строь(ьь (адреса) матрицы. Если в данном МПТ записан код 1, то напряжение на соответствующей шине 6 и, следовательно, на информационном входе соогветствующей выходной схемы совпадения 10 будет близким к нулю. Если же в МПТ записан код О, то на входе схемы совпадения 1 О будет некоторое положительное напряжение. Схемы 10 выполнены как схемы И для отрицательных сигналов. Таким образом, при подаче с формирователя 12 отрицательных импульсов на управляющие входы всех схем совпадения 10 выходные импульсы появляются 5 на выходах только тех схем совпадения, которые соответствуют шипам разрядов, хранящих код 1.Сброс информации осуществляется путеммеханического встряхивания платы, на кото рой размещена матрица запоминающих элементов, Один из возможных конструктивных вариантов устройства сброса приведен на фиг. 3, Плата 26 с запоминающими элементами изолирована от, внешних механических воз действий с помощью амортизаторов 27. Это необходимо для предотвращения случайного сброса информации поддействием посторонних источников встряхивания. Горизонтальные 17 н вертикальные 6 шины матрицы запоми пающпх элементов связаны со схемой управления гибкими проводами. Ударник 21, приводимый в действие электромагнитом 20, производит встряхпвание платы 26 при подаче на обмотку электромагнита импульсов сброса.25 Устройство сброса обеспечивает одновременный сброс всех МПТ данной платы, Поэтому количество МПТ па каждой амортизированпой плате, обслуживаемых одним ударником, должно выбираться в зависимости от кон креьпого назначения ОЗУ.Г 1 репмуществамп предлагаемого ОЗУ является низкий расход электронного оборудования, низкая стоимость самих двоичных запоминающих элементов, высокая технологич ность Йзготовления матриц (ььапрььмер, методом штамповки), возможность длительного хранения информации при выключенных источь пках питания.40Предмет изобретенияЗапоминающее устройство, содержащееблок управления и матрицы запоминающих элементов, к которым подключены блоки ввода, адресации н считывания, отличаьощееся 45 тем, что, с целью упрощения устройства, оносодержит генератор сброса, ударник и амортизаторы, а запоминающие элементы выполнены в виде капсул, содержащих электроды и заполненных металлическим порошком, при 50 этом генератор импульсов сброса подключенк электромапьиту ударника, обеспечивающему встряхиваппе матриц, установленных на амортизаторах.