Устройство для суммирования

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советскик Соцналистически к Республик(22) Заявлено 27.11.78 (21) 2 б 88048/18-24 (51)М с присоединением заявки Йо С Об Г 7/б 2 Государствеииый комитет СССР оо яеаам изобретеиий и открытий(54) УСТРОЯС 1 Во Изобретение относится к вычислительной технике и может быть использовано в электроприводах постоянного и переменного тока с цифровым управлением.По основному авт.св. Р 739530 из-. вестен одноразрядный сумматор, в котором используется квадратная матрица размерами о/2 х о/2, где входные.шины одного слагаемого соеди.няются с первыми входами элементов И квадратной матрицы через блок логического дешифрирования, а входные шины другого слагаемого соединяются . со вторыми входами элементов И этой квадратной матрицы через блок сложения переноса (матрица сложения переноса) размерами 2 х и/2. Выходные шины квадратной матрицы соединены с выходными шинами устройства через блок инвертирования, управляющий вход которого соединен с входной шиной второго слагаемого.Устройство отличается высоким быстродействием, содержит меньше элементов, но обладает ограниченным применением, так как не формирует сигнал переноса в старший разряд.Цель изобретения - расширениефункциональных воэможностей за счет формирования сигнала переносав старший разряд, что делает возуожным построение полного сумматора вмногофазном коде.Цель достигается тем, что в неговведен блок формирования сигналапереноса в старший разряд, выпол- .ненный на,четырех элементах И, двухэлементах ИЛИ и двух элементах НЕ,причем выходы всех элементов Иподключены Ко входу первого элемента ИЛИ, выход которого является выходом переноса в старший разрядустройства, выход второго элемента 1 ИЛИ подключен к третьему входу первого элемента И и через первый элемент НЕ - к первому входу четвертогоэлемента И, вторые входы третьегои четвертого элементов И подключены 20 к инверсному входу первого слагаемого устройства, третий вход четвертого элемента И подключен к первомувыходу блока сложений переноса, кпервому входу первого элемента Ии через второй элемент НЕ - к первому входу третьего элемента И ивторому входу второго элемента И,первый вход которого подключен ковходу первого слагаемого устройст;ва второй вход первого элемента ИПервое слагаемое формулы реализуется трехвходовым элементом Иб второе слагаемое - трехвходовым элементом И 7, третье слагаемое - двух. входовым элементом И 8 четвертое слагаемое - трехвходовым элементом 60 65 подключен к входу переносй измладшего разряда устройства, атретий вход - к первому входу элемента И в первом столбце и второйстроке, матрицы элементов И, входывторого элемента ИЛИ подключенык выходам элементов И матрицы пер(вого столбца и (-й строки (2п/2, где и - основание системы счисления).Описание устройства и его работапоясняются на примере системыс ос-.нованием и = 10.На фиг.1 приведена блок-схема предлагаемого устройства для суммирования; на фиг. 2 - принципиальнаясхема матрицы элементов И; на фиг.Зпринципиальная схема блока формирования сигнала переноса в старшийразряд.Входные шины первого слагаемогоЛ(,А, А, АЗ, А 4, А ) блок-схемысоединены с входом дешифратора 1.Выходные шины дешифратора 1"0"ч"5"О агат, "1" ч" б" = О О зчО О= О 40. ЧО О,.; "4 "Ч "9" = 0 ОЧОО соединены с первым входом матрицы элементов И 2 (фиг.1).В принципиальной схеме матрицыэлементов И с выходных шин элементовИ первого столбца выведены соответственно выходные шины 4,Ч,Ч,Ч 4(фиг,1). Входные шины второго слагаемого (фиг.1) Вк(В, В, В , 84, В)соединены с входом блока 3 сложенйяпереноса, управляющий вход которойсоединен с входной шиной переноса смладшего разряда Рк. Выходные шины(В В, ВЗ, 84, В) соединены с вторыми входами матрицы элементов И 2.Выходные шины матрицы элементов И 2соединены с выходом устройства через 40инверсный блок 4, управляющий входкоторого соединен с шиной Апервогослагаемого,Выходные шины ц - 4 поступают напервый вход блока 5 формирования сигнала переноса в старший разряд дляформирования сигнала переноса РК встарший разряд. Следующие входнйешины блока 5 соединены с шиной Апервого слагаемого, выходной шинойВ 4 блока 3 сложения переноса, входной шиной сигнала переноса с младшего разряда Р(, , первой входнойшиной элемента И 2 (8) матрицы элементов И (фиг.2),Блок 5 формирует сигнал переносаР в старший разряд по законукР ЬЬ(ЧАЬЧ(фМЬ АЧА 6 Ч с 1 И 9. Выходные шины элементов И 6-9соединены с входом элемента ИЛИ 10,выходная шина которого выдает сигнал переноса в старший разряд Р.Входные шины с(4-(сОЕдИНЕНЫ С ВХОДОМэлемента ИЛИ 11, выход которого соединен с третьим входом И 7, ачерез первый элемент НЕ 12с первым входом И 9. Входнаяшина Асоединена с первым вхо.дом И 7, а шина А со вторымивходами И 8 и И 9. Входная шинавторого слагаемого с выхода матрицы сложения переноса В соединена(с третьим входом И 9, первым входом И б и через, второй элементНЕ 13 соответственно с первымвходом И 8, вторым входом И 7. Второй вход И 6 соединен с входной шиной переноса с младшего разряда Рк-а третий вход И б соединен с первойшиной В элемента И 2 квадратнойматрицы (фиг.2).Рассмотрим формирование устройством сигнала переноса Р( в старшийразряд,Если код второго слагаемого Всоответствует цифре "9", а с младшего разряда поступает сигнал переноса Р= 1, то должен формироваться сигнал переноса в старшийразряд Р, В этом случае код второго слагаемого на выходе блока 3(В 82) = 1, следовательно на выходе И б (фиг.З) будет сигнал, который через ИЛИ 10 поступит навыходную шину логического блокаРкПоскольку на элементы И нижеглавной диагонали поступают сигналыкода 8(, через инверторы, то навыходных шинах с(-с(4 появлятся сигналы только тогда, когда сигналыкода В, равны нулю.При коде первого слагаемого,эквивалентному цифре "0" (А к в ,"0")сигналов на выходных шинах ц-(4 нет,следовательно, на выходе элементаИ,7 (фиг.З) нет сигнала и Р к = О.При кодах первого слагаемого Ак,эквивалентных цифрам от "О" до "4",появляются сигналы соответственно навыходных шинах -( ,Причем сигнална шине ц 4 будет прй коде второгослагаемого ВК, эквивалентном цифреВ = "9". На шине 0будет сигналпри кодах второго слагаемого, эквивалентных цифрам В е д 9 ц 8К Фч 8 = "9" "8" "дВ Ю "9"8, 7 , бПоскольку в этом случае А= 1, В = 1, на выходе матри- .цы 2 будет сигнал и на выходе блока5 Р= 1,При кодах первого слагаемого й кот "5" до "9" (В = 1) на выходеблока 3 будет сигнал, который черезблок 5 будет передан на шину Р = 1."3", и т.д. В этих случаях на выходеблока 4 будет сигнал, который черезблок 5 будет передан на выходную ши.ну Р = 1.К Формула изобретения Устройство для суммирования по авт.св. Р 739530,о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей за счет формирования сигнала переноса в старший разряд, в него введен блок формирования сигнала переноса в старший разряд, выполненный на четырех элементах И, двух элементах ИЛИ и двух элементах НЕ, причем выходы всех элементов И подключены ко входу первого элемента ИЛИ, выход которого является выходом переноса в старший разряд устройства, выход второго элемента ИЛИ подключен к третьему входу первого элемента И и черезпервый элемент НЕ - к первому входучетвертого элемента И, вторые входытретьего и четвертого элементов Иподключены к инверсному входу первого слагаемого устройства, третийвход четвертого элемента И подключенк первому выходу блока сложения переноса, к первому входу первого элемента И и через второй элемент НЕ - кпервому входу третьего элемента Ии второму входу второго элемента И,первый вход которого подключен ковходу первого слагаемого устройства,второй вход первого элемента И подключен к входу переноса из младшегоразряда устройства, а третий вход -к первому входу элемента И в первомстолбце и второй строке матрицы элементов И, входы второго элементаИЛИ подключены к выходам элементов20 И матрицы первого столбца и -йстроки ( = 2п/2, где и - основание системы счисления).Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 739530, кл. С 06 Г 7/385,27.09,78) .622183 ль Н. ИзмайловаКастелевич . Коррек оставит ехред Ж ароши долуженко Редакто акаэ 185,дФилиал ППП "Патент", г. Ужгород, ул. Проектн Тир ВНИИПИ Госу по делам 113035, Москва