Устройство для синхронизации фаздвух генераторов

Союз СоветскихСоциалистическихРеслублнк Гоеудлротееннын комитет СССР) УСТРОЙСТВО СГЕ НХРОНИЗАЦИРАТОРОВ л Изобретение относится к радиоизмерительной технике и может быть использовано для синхронизации фазы одного генератора по фазе другого.Известно устройство синхронизации фаз двух генераторов, содержащее последовательно соединенные местный генератор, управляемую линию задержки и фазовый дискриминатор, другой вход которого подключен к выходу опорного генератора, а выходко входу коммутируемого зарядно-разрядного блока, и коммутируемый запоминающий блок, один из входов которого подключен к источнику постоянного напряжения, а выход - , к управляющему входу управляемой линии задержки 1),Недостатками известного устройства являются невысокие спектральные характеристики выходного сигнала,Цель изобретения - улучшение спектральных характеристик выходного сигнаДля этого в устройстве синхронизации фаз двух генераторов, содержащем после довательно соединенные Местный генера тор, управляемую линию задержки и фа одаев, И. М. Болотовтенков зовый дискриминатор, другой вход которого подключен к выходу опорного генератора, а выход - ко входу коммутируемого зарядно-разрядного блока, и коммутируемый запоминающий блок, один из входов которого подключен к источнику постоянного напряжения, а выход - к управляющему входу управляемой линии задержки, включен дополнительный фазовый дискриминатор между выходами местного и опорного генераторов, включены последовательно блок сравнения и триггер между выходом дополнительного фазового дискриминатора и управляющими входами коммутируемого запоминающего блока, другой вход которого подключен к выходу коммутируемого зарядно-разрядного блока, а выход - к другому входу блока сравнения. Блок сравнения содержит элементы И, выходы которых подключены ко входам элемента ИЛИ, первые входы объединены и являются первыми входами блока сравнения, а вторые входы соединены с зыходами соответствующих пороговых элементов, входы которых объединены и являютея вторыми входами блока сравнения.зом. На чертеже представлена структурная электрическая схема предлагаемого устройства синхронизации фаз двух генераторов. Оно содержит последовательно соединенные местный генератор 1, управляемую линию задержки 2 с плавным изменением задержки, охваченную кольцом фазовой автоподстройки, состоящим из последовательно соединенных фазового дискриминатора 3, другой вход которого связан с выходом опорного генератора 4, коммутируемого зарядно-разрядного блока 5, коммутируемого запоминающего блока 6, другой вход которого соединен с источником постоянного напряжения 7. Устройство содержит также между выходом местного генератора 1 и входами коммутируемого запоминающего блока 6 последовательно соединенные дополнительный фазовый дискриминатор 8, другой вход которого соединен с выходом опорного генератора 4, блок сравнения 9 и триггер 10 со счетным входом. Блок сравнения 9 содержит две цепи. Каждая из цепей состоит из последовательно соединенных порогового элемента 11 (12) и элемента И 13 (14), вторые входы которых объединены и являются первым входом блока сравнения 9, а входы пороговых элементов 11 (12) соединены с управляющим входом линии задержки 2 и являются вторым входом блока сравнения 9, а выходы элементов И 13 (14) соединены со входами элемента ИЛИ 15, выход которого является выходом блока сравнения 9,Управляемая линия задержки 2 выполнена, например, на варикапах. Задержка, а следовательно, и фаза выходного сигнала зависит от приложенного к ней напряжения. В приведенной схеме изменению управляющего напряжения на линии задержкиЫ= 1-1 с мак - тес мч й эсоответствует изменение величины фазы управляемого сигнала на 4 й(для 1 вх -- 5 МГц, Ьр(Л 1. =0,4 мк/сек);файф и 1-)суправляющния йа линий задержки, которые выбираются такими, чтобы величины задержек входного сигнала были равны (и - 1) 23 и (и+1) 2 Я; соответственно, при этом диапазон регулирования равенЛ р(Л Ь) = ( и+ 1) 2 Г - (и - 1) 23= 431,где и - целое число. Коммутируемый запоминающий блок 6 содержит два запоминающих элемента, например конденсаторы С 1 и С. В рабочем режиме один из запоминающих элементов, рабочий, например С, подключен к управляющему входу линии задержки 2, а другой - к источнику постоянного напряжения 7 с номиналом Е, Начальное подключение конденсаторов может быть любым, оно зависит от состояния триггера 10.Устройство работает следующим обра 1 О 15 20 25 30 35 40 45 50 55 4В исходном положении, например, при помощи кнопки на рабочем запоминающем элементе устанавливается начальное напряжение, равное Еа. Величина напряжения Е выбирается такой, что при этом напряжении задержка фазы выходного сигнала равна у(Еф)= и 2 л.Величина и рассчитывается для каждого конкретного случая реализации линии задержки на варикапах.В зависимости от соотношения фаз выходного и опорного сигналов на выходе фазового дискриминатора 3 образуется сигнал положительной или отрицательной полярности. Пусть фаза опорного сигнала опережает фазу сигнала на выходе линии задержки 2, тогда положительное напряжение с выхода фазового/дискриминатора 3 воздействует на коммутируемый зарядноразрядный блок 5 таким образом, что напряжение на рабочем запоминающем элементе увеличивается (заряжается рабочий конденсатор С), При этом фаза сигнала на выходе линии задержки 2 изменяется и приближается к фазе сигнала опорного генератора 4. Затем на выходе фазового дискриминатора 3 появляется отрицательное напряжение, и на рабочем запоминающем элементе напряжение уменьшается (конденсатор С разряжается).Таким образом, напряжение на рабочем запоминающем элементе следит за изменением разности фаз местного и опорного генераторов и колеблется около значения, соответствующего нулевому рассогласованию фаз сигналов опорного генератора и сигнала с выхода линии задержки 2.Величина пульсации, отражающей расхождение фаз сигналов опорного и местного генераторов, определяется чувствительностью фазового дискриминатора 3 и коммутируемым зарядно-разрядным блоком 5 и составляет достаточно малую величину. При достижении на рабочем запоминающем устройстве напряжения 1.1 с А ) триггер 10 со счетным входом меняет свое состояние и, воздействуя на коммутируемые запоминающие элементы, отклоняет рабочий запоминающий элемент (конденсатор С 1) от управляющего входа линии задержки 2 и подключает другой запоминающий элемент (конденсатор Са), который становится рабочим, и на котором предварительно установлено напряжение Е, соответствующее задержке фазы местного генератора, равное и 2 л. Запоминающий элемечт С подключается к источнику постоянного напряжения 7.Смена состояния триггера 10 происходит по сигналу с блока сравнения 9, а именно с выхода элемента ИЛИ 15 при поступлении на один из его входов сигнала совпадения элементов И 13 и 14, на которые в свою очередь приходят сигналы логичес5ких единиц, соответственно, с пороговых элементов 11 или 12, срабатывающих при достижении на рабочем запоминающем элементе (конденсаторе С 1) уровня напряжения 1грубо или 1)сгрубо, соответственно, и сигнала логической единицы с выхода фазового дискриминатора 8, формируемой при разности фаз сигналов опорного и местного генераторов, равной нулю, который вырабатывается при достижении на управляющем входе линии задержки 2 напряжения Ц;,. Таким образом, построением схемы исключается ложное срабатывание триггера 1 О, которое может возникнуть из-за того, что фазовый дискриминатор 8 выдает сигнал логической единицы также при разности фаз входных сигналов, кратной я.Рассмотрим более подробную работу блока сравнения.При увЮличении напряжения на рабочем запоминающем элементе (конденсаторе С 1) до 1.)=1.)с грубо (напряжение Ц грубо выбирается вблизи 1)с срабатывает пороговый э,".смент 11 и выдает сигнал логической единицы на элемент И 13.819975 Формула изобретения 5 10 15 20 6В предлагаемом устройстве в блоке сравнения 9 анализируются фазы сигналов на входе и выходе линии задержки 2 (выходной сигнал по фазе совпадает с опорным сигналом), поэтому команда на смену рабочего конденсатора выдается с выхода дополнительного фазового дискриминатора 8 при совпадении фазы входного сигнала с фазой выходного (опорного) сигнала. Таким образом, в предлагаемом устройстве проводится непосредственный анализ изменения фаз подстраиваемого сигнала до 2 к (Ок) и исключаются ошибки сведения фаз выходного и опорного сигналов во время смены рабочего конденсатора. Следовательно, скачок (разрыв) фазы, возникающий при переключении в предлагаемом устройстве, будет соответствовать 2 д, в то время как в прототипе он будет близок к 2 л, но не равен ему, и спектральные характеристики выходного сигнала у предлагаемого устройства лучше, чем у прототипа.1. Устройство синхронизации фаз двух25 генераторов, содержащее последовательносоединенные местный генератор, управляемую линию задержки и фазовый дискриминатор, другой вход которого подключен квыходу опорного генератора, а выход - ковходу коммутируемого зарядно-разрядногоблока, и коммутируемый запоминающийблок, один из входов которого подключен кисточнику постоянного напряжения, а выход - к управляющему входу управляемойлинии задержки, отличающееся тем, что, сцелью улучшения спектральных характеристик выходного сигнала, включен дополнительный фазовый дискриминатор между выходами местного и . опорного генераторов,включены последовательно блок сравненияи триггер между выходом дополнительного0 фазового дискриминатора и управляющимивходами коммутируемого запоминающегоблока, другой вход которого подключен квыходу коммутируемого за рядно-разрядного блока, а выход - к другому входу5блока сравнения.2. Устройство го п. 1, отличающеесятем, что блок сравнения содержит элементы И, выходы которых подключены ко входам элемента ИЛИ, первые входы объединены и являются первыми входами блокасравнения, а вторые входы соединены с выходами соответствующих пороговых элементов, входы которых объединены и я ляются вторыми входами блока сравнения.Источники информации,принятые во внимание при экспергизе1. Авторское свидетельство СССРпо заявке2629420/09, кл. Н 03 В 3/04,1978. При этом напряжение на рабочем запоминающем элементе продолжает расти до тех пор, пока не станет равным 1)е,а разность фаз опорного и местного генераторов станет кратной 2 я, В этот момент фазовый дискриминатор 8 выдает сигнал логической единицы на элемент И 13, на другой вход которого действует сигнал логической единицы с выхода порогового элемента 11, Сигнал совпадения этих сигналов с элемента И 13 через элемент ИЛИ 15 подается на счетный вход триггера 10 и изменяет его состояние. Триггер 10 произвоЭ дит переключение рабочего запоминающего элемента, разность фаз выходного и опорного сигналов не изменяется. Аналогично работает устройство и при достижении напряжения на рабочем запоминающем эле менте 1.)с с той лишь разницей, что сигнал, управляющий триггером 10, вырабатывается элементом И 14, на который поступают сигналы логических единиц с порогового элемента 12 и фазового дискриминатора 8. Уровень напряжения 1.)с грубо 4 выбирается вблизи 1.)смСминИз приведенных данных видно, что в предлагаемом устройстве осуществляется более точный переход линии задержки с управляющего напряжения 1.) с в Е ( 1 цв Е), соответствую 1 ций изменениюм ксмаке 50 фазы сигнала подстраиваемого генератора на 2 к, обеспечивающий круговую работу фазовращателя, выполненного на управляемой .пинии задержки и, как следствие ,этого, улучшаются спектральные характе ристики выходного сигнала (сводится к нулю ошибка по фазе, возникающая при смене рабочего запоминающего элемента) .Редактор И. ГохфеЗаказ 1259/36ВНИ тавнтель ред А. Б аж 988 твенного бретений - 35, Рау г. Уж го ПИ Государ о делам изо Москва, Ж ПП Патент фанасьеваКорректор Г.Подписноекомитета СССРи открытийскан на 6., д. 4/5од, ул. Проектная, 4