Коммутатор

ОП ИСАНИ ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоеетскииСоциалистическииРеспублик и 815912- 1(51) М. Кл.з Н 03 К 17/04 Гооударотаеииый комитет СССР ио делам иаобретеиий и открытий(72) Авторы изобретения В. П. Запольских, В. П. Распопов и В, А, Фалелеев Карагандинский филиал Особого конструкторского бюро Всесоюзного научно-исследовательского института автоматизации черной металлургии(54) КОММУТАТОР Изобретение относится к импульсной технике и может быть использовано в системах автоматического регулирования технологических параметров и устройствах управления телеметрических систем, например в системах автоматического регулирования темпе ратуры смотки на широкополосных станах горячей прокатки.Известны многоразрядные коммутирующие устройства, содержащие в каждом разряде О-триггер, элементы И и элемент ИЛИ- .НЕ 1.1 ОНедостаток устройства - невозможность корректирования записанной информации.Известен электронный коммутатор, содержащий ключи, кодирующее устройство и регистр сдвига, а в каждом разряде -15 основной и дополнительный триггеры и элементы И 2. Недостаток этого устройства - невысокая точность коммутации, из-за невозможности корректирования записанной инфор- ао мации в сторону уменьшения числа включенных исполнительных механизмов без предварительного сброса, а затем записи новой информации. Цель изобретения - повышение точности устройства.Поставленная цель достигается тем, что в коммутатор; состоящий из К разрядов каждый из которых содержит основной триггер, первый вход которого соединен с шиной сдвига, а выход - с соответствующей выходной шиной, первый и второй элементы И и дополнительный триггер, выходы которого соединены с первыми входами первого и второго элементов И соответственно, а вход подключен к соответствующей шине управления, в каждый разряд дополнительно введены третий и четвертый элементы И и элементы ИЛИ, причем первый вход первого элемента ИЛИ К-го разряда соединен с выходом основного триггера К-го разряда и с первым входом второго элемента ИЛИ К-го разряда, второй вход - с выходом первого элемента И К-го разряда, а вы. ход - со вторым входом первого элемента И и вторым входом второго элемента И К-го разряда, третий вход которого подключен к шине Сдвиг вправо, а выход - к первому входу третьего элемента ИЛИ, при этом выход последнего соединен со вторым входом основного триггера, а второй вход -с выходом третьего элемента И К-го разряда, первый вход которого подключен ко второму выходу дополнительного триггера, второй вход - к шине Сдвиг влево, а третий - к выходу второго элемента ИЛИ и к первому входу четвертого элемента И, второй его вход соединен с первым выходом дополнительного триггера, а выход - со вторым входом второго элемента ИЛИ-. К-го разряда, кроме того, первый вход второго элемента ИЛИ-К-го разряда подключен к выходу основного триггера К+1-го разря да, а второй вход - к выходу четвертого элемента И К + 1-го разряда.На чертеже представлена функциональная схема устройства, для числа разрядов К = 3.15Каждый разряд содержит триггеры 1 и 2,элементы И 3 - 6, элементы ИЛИ 7, 8 и 9,выходную шину 10, шиву 11 управления;шину 12 Сдвига вправо, шину 13 Сдвигвлево, шину 14 сдвига.Коммутатор работает следующим образом,Если триггеры 2 находятся в состоянии,при котором на их первых и вторых входах присутствует сигнал логической 1 илогического О соответственно, на шине 12Сдвига вправо присутствует сигнал логической 1 (разрешение сдвига вправо).На шине Сдвиг влево .присутствует сигнал логического О (запрещениеСдвига влево) и на входах элемента ИЛИ 7первого разряда присутствует сигнал логи- ЗОческой 1, то при поступлении на шину 14сдвига, п импульсов, первые и триггеров 1 устанавливаются в состояние логической 1 Ь,поскольку в этом случае сразу дается разрешение установки в единицу триггеру 1 первого разряда, так как сигнал логической 1с выхода элемента ИЛИ 7 первого разряда поступает-через элемент И 4, элемент ИЛИ 8 первого разряда на триггер 1. После прихода первого импульса на шину 14 сдвига и установления триггера 1 первого разряда в состояние логической 1 этот сигнал передается через элемент ИЛИ 7, элемент И 4 и элемент ИЛИ 8 второго разряда на основной триггер 1 этого разряда, который устанавливается в состояние логической 1 40 45 вторым импульсом, поступившим на шину 14 сдвига. Триггеры 1 последующих разрядов последовательно устанавливаются в состоявают в состояние логического О. Поскольние логической 1 описанным образом.Если же первые и основных триггеров 1 находятся в состоянии логической 1, вспо могательные триггеры 2 в прежнем состоянии, коммутатору разрешается сдвиг влево и на входах элемента ИЛИ 9 последнего разряда присутствует сигнал логического О, то при поступлении на шину 14 сдвига гп импульсов гпи, последние гп триггеров, из тех, которые в состоянии логической 1, последовательно устанавлику в этом случае разрешение установки в состояние логического О с выхода триггера 1 и + 1 разряда передается через элемент ИЛИ 9, элемент И 5 и элемент ИЛИ 8 п разряда на Р вход основного триггера 1 п разряда, который после прихода первого импульса на шину 14 сдвига установится с состояние логического О, тем самым давая разрешение установки в состояние логического О триггеру 1 п - 1 разряда. Это разрешение в свою очередь будет передано соответствующими логическими схемами и - 1 разряда, который установится в состояние логического О вторым импульсом, поступившим на шину 14 сдвига, Триг-. геры 1 предыдущих разрядов и - 2, п - 3 и т; д, последовательно устанавливаются в состояние логического О подобным образом.Вспомогательный триггер 2 К разряда находится в состоянии, при котором на его первом и втором выходах присутствует сигнал логического О и логической 1 соответственно, коммутатору разрешен сдвиг вправо, на входах элемента ИЛИ 7 первого разряда присутствует сигнал логической 1. Тогда при поступлении на шину 14 сдвига п импульсов п)Ч, триггеры 1 Кразрядов последовательно устанавливаются в состояние логической 1, затем.устанав" ливаются в состояние логической 1 триггеры 1 К+ 1, , и+ 1 разрядов, триггер же К разряда остается в прежнем состоянии, так как в этом случае разрешение установки в состояние логической 1 последовательно передается с помощью элемента ИЛИ 7, элемента И 4 и элемента ИЛИ 8 соответствующих разрядов на входы основных триггеров 1 этих разрядов. После установки основного триггера 1 К-го разряда в состояние логической 1, разрешение установки в состояние логической -1передано основному триггеру 1 К+ 1 разряда поскольку вспомогательный триггер 2 К разряда находится в состоянии, обеспечивающем прохождение сигнала разрешения установки в состояние логической 1 с основного три 1 гера 1 К-го разряда через элемент ИЛИ 7 К-разряда, и элемент И 3 К разряда на вход элемента ИЛИ 7 К + 1-го разряда, затем этот сигнал через элемент ИЛИ К + + 1-го разряда, элемент И 4 К + 1-го разряда и элемент ИЛИ 8 К + 1-го разряда подается на вход основного триггера 1 К + 1-го разряда. Одновременно сигнал с другого выхода вспомогательного триггера 2 К разряда, поступающий на элемент И 4 К разряда, блокирует прохождение сигнала разрешения на вход основного триггера 1 К разряда.Если после этого коммутатору дано разрешение сдвига влево, то при поступлении на шину 14 сдвига гп импульсов (гп С и; гп и - к) гп основных триггеров 1 разрядов и+1К+1, К - 1, гп - п+1, последоватеаьно устанавливаются в состояние логического О,Сначала последовательно устанавливается в состояние логического О основныетриггеры 1 разрядов, п + 1К + 1, затемосновные триггеры разрядов К - 1 в - и+ 5так как в этом случае сигнал разрешениеустановки в состояние логического О последовательно передается с помощью элемента ИЛИ 9, элемента И 5, элементаИЛИ 8 соответствующих разрядов основнымтриггером 1 данных разрядов. А разрешение 10установки в состояние логического О триггеру 1 К-го разряда передается с выходатриггера 1 К + 1-го разряда (после установки триггера 1 К + 1-го разряда в состояние логического О) через элемент ИЛИ .9К разряда, элемент И 6 К разряда, элементИЛИ 9 элемент И 5 и элемент ИЛИ 8К-го разряда на вход основного триггера 1 Кразряда, поскольку вспомогательный триггер 2 К-го разряда в этом случае разрешает прохождение сигнала разрешения установки в состояние логического О с основного триггера 1 К + 1-горазряда на основной триггер 1 Кразряда,одновременно блокируя поступление этогосигнала на вход основного триггера 1 Кразряда.Таким образом, если необходимо вывестикакие-либо разряды электронного коммутатора из работы (и соответствующие им исполнительные механизмы), то на управляющие входы соответствующих разрядов по- зодаются сигналы, исключающие данные разряды из работы. Сдвиг же информации, записанной в коммутаторе как влево, так ивправо, осуществляется в обход заблокированных разрядов.Возможности исключения отдельных раз- ЗЗрядов из работы позволяет при использовании коммутатора в системах автоматическогорегулирования управлять распределениемрегулирующего воздействия.Возможность работы коммутатора в реверсивном и нереверсивном режимах позволяет производить непрерывную коррекциюзаписанной информации как в сторону увеличения, так и в сторону уменьшения числавключенных исполнительных механизмоввоздействуя непосредственно на старшие 15разряды, что особенно необходимо в быстродействующих системах автоматического регулирования, работающих по принципу предварительного расчета степени регулирования воздействия, а затем коррекций этого расчета. формула изобретенияКоммутатор, состоящий из К разрядов, каждый из которых содержит основной триггер, первый вход которого соединен с шиной сдвига, а выход - с соответствующей выходной шиной, первый и второй элементы И и дополнительный триггер, выходы которого соединены с первыми входами первого и второго элементов И соответственно, а вход подключен к соответствующей шине управления, отличающийся тем, что, с целью повышения точности, в каждый разряд коммутатора введены третий и четвертый элементы И и элементы ИЛИ, причем первый вход первого элемента ИЛИ К-го разряда соединен с выходом основного триггера К-го разряда и с первым входом второго элемента ИЛИ К-го разряда, второй вход - с выходом первого элемента И К-го разряда, а выход - со вторым входом первого элемента И и вторым входом второго элемента И К-го разряда, третий вход которого подключен к шине Сдвиг вправо, а выход - к первому входу третьего элемента ИЛИ, при этом выход последнего соединен со вторым входом основного григ- гера, а второй вход - с выходом третьего элемента И К-го разряда, первый вход которого подключен ко второму выходу дополнительного триггера, второй вход - к шине Сдвиг влево, а третий - к выходу второго элемента ИЛИИ к первому входу четвертого элемента И, второй его вход соединен с первым выходом дополнительного триггера, а выход - со вторым входом второго элемента ИЛИ К-го разряда, кроме того, первый вход второго элемента ИЛИ К-го разряда подключен к выходу основного триггера К+ 1-го разряда, а второй вход - к выходу четвертого элемента И К + 1-го разряда.Источники информации,принятые во внимание при экспертизе1. Проектирование радиоэлектронной аппаратуры на интегральных микросхемах. Под ред. С. Я. Шаца, М., Советское радио, 1976, с. 260,2. Авторское свидетельство СССР Мо 414738, кл. Н 03 К 17/64, 05.02.74.тель ЛБойк ного ений Рауш жгор СоставТехред А Тираж 9 Государствен лам изобрет ква, Ж - 35, Патент, г.. Захароваас Корректор Г. РешетнПодписноекомитета СССРи открытийская наб., д. 4/5од, ул. Проектная, 4