Микропрограммное устройство управ-ления

8 О 7288 ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик)Государственный комитетСССРф ао делам изобретенийн открытийДата, опубликования описания 25,02,81 72) Авторы нов Черевко изобретени Ордена Ленина Институт кибернетики А) ЗаявиИзобретение относится к вычислительной технике и может найти применение в цифровых вычислительных машинах (ЦВМ),Известно микропрограммное устройство управления ЦВМ, содержащее бЛокпамяти микрокоманд, дешифратор, регистр адреса, регистр микрокоманд,регистр адреса возврата, блок формирования адреса, блок переключения,блок управления )1).Однако устройство обладает низкими Функциональными возможностями,так как число вложенных микропрограммне превьыает одной (равно числу регистров адреса возврата);Наиболее близким по техническойсущности к предлагаемому являетсямикропрограммное устройство управле-ния, содержащее блок памяти микрокоманд, блок Формирования адреса, регистр адреса, дешифратор, стек адресов возврата, указатель стека, блокместного управления. Устройство имеет в своем составе стек адресов возврата, который вместе с указателемстека позволяет увеличить число вло"женных микроподпрограмм до семиНедостатками устройства являютсяевозможность использования произвольного обращения кэлементам стека без нарушения последовательного механизма адресации, кроме того, содержимое стека заполняется последовательно только значением регистра адреса микрокоманд, что не позволяет изменять содержимое элементов стека в случае необходимости модифицировать последовательность выполнения микро- подпрограмм.Указанные недостатки приводят витоге к непроизводительным затратам объема микропрограммной памяти, так как не позволяют объединить подобные участки микропрограмм, отличающихся одной или несколькими микрокомандами или микроподпрограммами.Цель изобретения - уменьшениеобъема микропрограммной памяти 20 и увеличение Функциональных возмож-ностей микропрограммного устройства управления.Цель достигается тем, что в микропрограммное устройство управления, содержащее блок памяти микрокоманд, дешифратор, регистр адреса, регистр микрокоманд, блок переключения, блок управления, блок Аормирования адреса, стек адресов возврата, указатель ЗО стека, причем выход блока памяти мик 2рокоманд соединен со входом регистра микрокоманд, выход которого соединен с первыми входами блоков управления и переключения, первый выход последнего соединен с первым, входом блока Формирования адреса, выход которого соединен с входом регистра адреса, выход которого соединен с первым входом дешиФратора, выход которого соединен с входом блока памяти микрокоманд, второй выход блока переключения 1 О соединен с первым входом указателя стека, второй вход которого соединен с первым выходом блока управления, второй выход которого соединен со .вторым входом блока переключения, третий вход которого соединен с пер вым входом устройства, второй вход которого соединен со вторым входом блока Формирования адреса, третий вход которого соединен с выходом стека адресов возврата введены группы 2 О элементов И, ИЛИ, дешиФратор адреса, причем, первый выход дешиФратора адресасоединен с первыми входами элементов И первой группы, а второй выход соединен с первыми входами элементов И второй и третьей групп, вторыми входами дешийратора и блока управления, третий, четвертый, пятый и шестой выходы которого соединены соответственно со вторыми входами элементов И второй, третьей и первыми входами элементов И четвертой, пятой групп, выход регистра адреса. соединен с входом дешиФратора адреса и вторыми входами элементов И первой и пятой групп, первый и второй выходы блока переключения соединены со вторыми входами элементов И четвертой и третьими входами элементов И третьей групп соответственно, выход указателя стека соединен с третьими входами 40 элементов И второй группы, адресный вход стека адресов возврата через элементы ИЛИ первой группы соединен с выходами элементов И первой, второй, третьей групп, инФормационный вход стека адресов возврата через элементы ИЛИ второй группы соединен с выходами элементов И четвертой и пятой групп.На чертеже приведена блок-схема устройства.0Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, содержащий поля 3-5, блок б переключения, блок 7 Формирования адреса, регистр 8 адреса, дешиФратор 9, стек 10.адресов возврата, блок 11 управле ния, указатель 12 стека, дешифратор 13 адреса, группы элементов И 14-18, группы элементов ИЛИ 19 и 20, входы21 и 22 устройстваУстройство работает следующим об- Я разом.В первом такте из блока 1 памяти на регистр 2 считывается очередная микрокоманда по адресу, поступившему из регистра 8 на вход дешифратора 9. д Во втором такте в зависимости от значения разрядов полей 3-5 блок 11 управления вырабатывает управляющие сигналы, которые поступают в устройства и схемы циФровой вычислительной машины; Один из этих сигналов, являющийся признаком естественной адресации или отсутствия условия перехода, увеличивает содержимое регистра 8 адреса на единицу.В третьем такте продолжается отработка управляющих сигналов,а также осуществляется подготовка схем к чтению очередной.микрокоманды.Аналогичным образом в. последующих трехтактных циклах происходит выборка и выполнение. очередных микрокоманд. Отличие заключается лишь в Формировании адреса в микрокомандах передачи управления, ухода или выхода из микроподпрограммы. Отличительная часть работы устройства выполняется в этом случае следующим образом.При выполнении микрокоманды безусловного или условного перехода (код микрокеманды указывается, например, в поле 3), во втором такте на первом выходе блока б переключения Формируется адрес перехода, например,путем передачи поля 5, который посту- пает на вход блока 7, где в случае условной передачи происходит его модификация в зависимости от условий, поступающих по входу 22. В третьем такте адрес перехода, сФормированный в блоке 7, записывается на регистр 8.При выполнении микрокоманды уходана микроподпрограмму, во втором такте значейие указателя 12 стека и регистра 8 увеличивается на единицу,а на первом выходе блока б Формируется адрес перехода на микроподпрограмму. Затем происходит запись содержимого регистра 8 через группу элементов И 14 и ИЛИ 19 в стек 10 адресов возврата по адресу, поступающему из указателя 12 стека через группу эле- ментов И 17 и ИЛИ 20. В третьем такте адрес переходазаписывается на регистр 8,Привыполнении микрокоманды выхода из микроподпрограммы, во втором такте осуществляется чтение верхнего элемента стека 10, определяемого содержимым указателя 12 стека., на входблока 7. В третьем такте адрес возврата записывается на регистр 8. Затем значение указателя 12 стека уменьшается на единицу,При выполнении микрокоманды изменения последовательности работы со стеком, во втором такте на втором выходе блока 6 Формируется код, например, путем передачи поля 5, который записывается на указатель 12 стека.Кроме указанных режимов работы со стеком 10, устройство имеет возможность произвольного обращения к эле,807288 Формула изобретения ментам стека, без чарушения последовательного механизма адресации, как в режиме чтения, так и в режиме записи информации иэ полей текущей микрокоманды или других блоков ЦВМ. Отличительная часть. работы устройствами в этих режимах выполняется следующим образом.При выполнении микрокоманды записи в стек, во втором такте на первом выходе блока 6 формируется константа, например, путем передачи поля 5, ко торая через группу элементов И 15 и ИЛИ 19, поступает на информационный вход стека 10. На втором выходе блока 6 Формируется адрес записи,. например, путем передачи поля 4, который через 1 Я группу элементов И 16 и ИЛИ 20 поступает. на адресный вход стека 10, Затем происходит запись в стек. Содержимое регистра 8 в этом такте увеличивается на единицу. 20Режим записи инФормации из внешних блоков по входу 21 осуществляется аналогичным образом. При этом по входу 21 может поступать как информация, так и адрес записи.При выполнении микрокоманды чтения стека по адресу во втором такте на втором выходе блока 6 из поля микрокоманды 4,формируется адрес, кото-, рый через группу элементов И 16 и ЛИ 20 поступает на адресный вход сте- ЗО а 10. Затем происходит чтение информации из стека 10, которая поступает на вход блока 7. В третьем такте информация записывается на регистр 8,лналогичным образом происходит 35 чтение стека по адресу, поступающему по входу 21.Режим чтения стека по содержимому регистра 8 адреса осуществляется следующим образом. 40При появлении в старшей части регистра 8 определенного кода например, всех единиц, что соответствует присвоению элементам стека последних адресов поля микропрограммной памяти) дешифратор 13 адреса подключает к ад- " ресным входам стека 10 через группу элементов ИЛИ 20 н И 18, младшую часть содержимого регистра 8 адреса,Одновременно второй выход дешифратора 13 адреса запрещает возможнуюпередачу адреса через группу элементов И 16 и 17, блокирует дешифратор 9 и запускает блок 11 управления на отработку режима чтения из стека 10, В результате в первом такте, вместо 55 чтения очередной мжрокоманды иэ блока 1 памяти на регистр 2 будут записаны все нули, что является призна" ком отсутствия микроопераций. Во втором такте выполняется чтение из стека 10 инФормации, которая на третьем такте запишется в регистр 8.Если вновь сФормирОванный адрес не относится к области адресов памяти, присвоенной элементам стека 6то в следующем такте происходит выборка :микрокомаиды. В противном случае, повторяется режим чтения стека по содержимому регистра 8 аналогично описачному выл.Возможность использования произвольного обращения к элементам стека без нарушения последовательного механизма адресации, как в режиме чтения, так и в режиме записи информации из полей текущей микрокоманды или других блоков ЦВМ, позволяет объединять подобные участки микропрограмм, отличающиеся одной или несколькими микрокомандами или микро-. подпрограммами.Для этого на месте отличающихся микрокоманд прошивается микрокоманда ухода на микроподпрограмму, адресующая фиксированную ячейку стека, которая используется в дальнейшем для косвенной адресации.Таким образом, увеличение Функциональных возможностей за счет реализации произвольного обращения к элементам стека без нарушения последовательного механизма адресации, как в режиме чтения, так в режиме записи информации; позволяет сократить объем микропрограммной памяти. Микропрограммное устройство управления, содержащее блок памяти микро- команд, дешифратор, регистр адреса, регистр микрокоманд, блок переключения, блок управления, блок формирования адреса, стек адресов возврата, указатель стека, причем, выход блока памяти микрокоманд соединен со входом регистра микрокоманд, выход которого соединен с первыми входами блоков уцравления и переключения, первый выход последнего соединен с первым входом блока формнрования адреса, выход которого соединен с входом регистра адреса, выход которого соединен с первым входом дешиФратора, выход которого соединен с входом блока памяти микрокоманд, второй выход блока переключения соединен с первым входом указателя стека, второй вход которого соединен с первым выходом блока управления, второй выход которого соединен со вторым. входом блока переключения, третий вход которого соединен с первым входом устройства, второй вход которого соединен со вторым входом блока формирования адреса, третий вход которого соединен с выходом стека адресов возврата, о т л и ч а щ щ е е с я тем, что, с целью уменьшения объема оборудования оно содержит группы элементов И, ИЛИ, дешиФратор адреса, причем, первый выход дешифратора адреса соединен с первыми в.одами эле807288 Составитель Г. Пономарева Техред С. Мигунова Коррект Муска едактор В. Лазаре 6 аказ 292/73 Тираж ВНИИПИ Государ по делам из 113035, Москва, Ж гПодписноекомитета СССи открытийкая наб., д. венноретен5, Рауш филиал ППП "Патент", г, Ужгород Проектная ментов И первой группы, а второй выход соединен с первыми входами элементов И второй и третьей групп, вторыми входами дешийратора и блока управления, третий, четвертый, пятыйи шестой выходы которого соединенысоответственно.со вторыми входамиэлементов И второй, третьей и первыми входами элементов И четвертой,пятой групп, выход регистра адресасоединен с входом дешиФратора адреса и вторыми входами элементов И первой и пятой групп, первый и второйвыходы блока переключения соединенысо вторыми входами элементов И четвертой и третьими входами элементовИ третьей группы соответственно, выход указателя стека соединен с третьими входами элементов И второй группы,адресный вход стека адресов возвратачерез элементы ИЛИ первой группысоединен с выходами элементов И первой второй, третьей групп, информационный вход стека адресов возвратачерез элементы ИЛИ второй группы соединен с выходами элементов И четвертой и пятой групп. Источники информации,принятые во внимание при экспертизе1. Хассон С. Микропрограммйое управление. М., "Мир", 1973, т. 1, с. 46, рис. 2,5.2. Экспресс-информация "Вычислительная техника, 1974, Р 20, с. 23- 26, рис. 1 (прототип).