Цифровой адаптивный корректор меж-символьных искажений b сигналах дан-ных

Союз Советскик Соцнайистнческих РеспублнкОПИСАНИЕИЗОБРЕТЕНИЯК АВТОВСКОМУ СВИ ЕТВЛЬСТВУ)зН 04 6 3/04 Государствеииый комитет СССР яе дман изобретения и открытий) ЦИФРОВОЙ АДАПТИВНЫЙ КОРРЕКТОР ИЕЖСИМВОЛЬ ИСКАЖЕНИЙ В СИГНАЛАХ ДАННЫХ Изобретение относится к передаче сигналов и может использоваться для адаптивной коррекции межсимвольной интерференции в принимаемых сигналах данных, передаваемых в двух фазовых плоскостях многопоэиционными метода" ми модуляции.Известен цифровой адаптивный корректор межсимвольных искажений в сигналах данных, передаваемых в одной1 Фазовой плоскости, содержащий аналого-цифровой преобразователь, состоящий из блока формирования и хранения выборок сигнала, выход которого подключен к первому входу компаратора, 1 другой вход которого соединен с выходом цифроаналогового преобразователя, вход блока формирования и хранения выборок сигнала соединен с первьи входом программного блока, пер вый выход которого подключен к первым входам блока корреляции, запоминающего блока коэффициентов передачи, запоминающего блока выборок сигнала и сумматора, другой вход которого соединен с выходом блока корреляции через последовательно соединенные блок умножения и запоминающий блок коэффициентов передачи, выход сумма- тора соединен со вторым входом блока 30 корреляции н с выходом устройства, выход блока запоминания выборок сигнала соединен со вторым входом блока умножения 1 .Однако известный цифровой адаптивный корректор осуществляет коррекцию только синфазной составляющей межсимвольной интерференции при передаче сигналов данных в одной Фазовой плоскостиЦель изобретения - обеспечение возможности коррекции межсимвольных искажений в сигналах данных, передаваемых в двух Фазовых плоскостях.Цель достигается тем, что в цифровой адаптивный корректор межсимвольных искажений в сигналах данных, передаваемых в одной фазовой плоскости, содержащий аналого-циФровой пре.образователь, состоящий из блока формирования и хранения выборок сигнала, выход которого подключен к первому входу компаратора, другой вход которого соединен с выходом циФроаналогового преобразователя, вход блока формирования и хранения выборок сигнала соединен с первым входом программного блока, первый выход которого подключен к первым входам блока корреляции, запоминающего бло"ка коэффициентов передачи, запоминающего блока выборок сигнала, и сумматора, другой вход которого соединен с выходом блока корреляции через последовательно соединенные блок умножения и запоминающий блок коэффициентов передачи, выход сумматора соединен со вторым входом блока корреляции и с выходом устройства, выход блока запоминания выборок сигнала соединен со вторым нхо дом блока умножения, введены коммутатор и блок управления, дополнительныйблок Формирования н хранения выборок сигнала, компаратор и сумматор, при этом выход дополнительного блока формирования и хранения выборок сигнала 5 подключен через дополнительный компаратор, другой вход которого соединен с другим входом компаратора, к одному из входов коммутатора, другой вход которого соединен с выходомкомпаратора, выход коммутатора под-, ключен через блок управления ко входу цифроаналогового преобразователя,второй и третий выходы блока упранлекия соединены соответственно со вторымн входами программного блока и блока запоминания выборок сигнала, а другой выход блока умножения и выход программного блока подключены ко входам дополнительного сумматора, выходы которого подключены к другому входу блоха корреляции и к другому выходу устройства. Ва чертеже представлена структур" ная электрическая схема предложенного цифрового адаптивного корректора.ЦиФровой адаптивный корректор межсимвольных искажений содержит аналого-цифровой преобразователь 1, состоящий нз блока 2 Формирования и хранення выборок сигнала и компаратора 3, коммутатор 4, циФроаналоговый преобразователь 5, дополнительный блок б Формирования и хранения выборок сигнала дополнительный компаратор 7, блок 8 управления, запоминающий блок 9 выборок сигнала, програилный блок 10, блок 11 корреляциизапоминающий блок 12 коэффициентовпередачи сумматор 13, дополнительный суюатор 14 и блок 15 умножения,Устройство работает следующим образом.Входные сигналы, нредставляющие собой аналоговые сигналы, с выходов синфаэного и квадратуриого демодуляторов приемника поступают на входыблоков 2 и б формирования и хранения выборок сигналагде осуществляется стробирование демодулированных аналоговых сигналов в отсчетные моменты времени, запоминание и хранениеамплитуды полученного напряжениявыборки. Напряжение выборки сигналас выходов блоков 2 и б поступает навходы компараторов 3 и 7, выходы которых подключены ко входам коммутатора 4.Преобразование напряжения выборки в и-разрядное кодовое число осуществляется посредством блока 8 управления и цифроаналогового преобразователя 5, на выходе которого Формируется напряжение, пропорциональное и-разрядному коду. Это напряжение поступает на вторые входы компараторов 3 н 7, на выходах которых вырабатывается сигнал, свидетельствующий о неравенстве амплитуд напряжениЯ на его входах, Коммутатор 4 осуществляет подключение одного иэ компараторов 3 или 7 к блоку 8 управления, Сначала преобразуют сигнал выборки с синфазного демодулятора (к блоку 8 управления через коммута-тор 4 подключен компаратор 3), а затем - сигнал выборки с квадратурного демодулятора приемника (к блоку 8 управления через коммутатор 4 подключен компаратор 7). В такой же очередности осуществляется запись в запоминающий блок 9 выборок сигнала двух я-разрядных кодовых чисел выборок, полученных в результате преобразования.Импульсные последовательности, необходимые для работы блоков 2 и б, Формирования и хранения выборок сигнала и блока 8 управления, поступают с выхода приемника. Точность преобразования выборок, т,е. число разрядон п выбирается, исходя из требуемой точности компенсации межсимвольной интерференции.По окончании Формирования двух и-разрядных кодовых чисел блок 8 управления вырабатывает команду "Пуск" для программного блока 10.Нрограьвлиый блок 10 вырабатывает сигналы, необходимые для работы блока 11 корреляции, запоминающих блоков 9 и 12 выборок сигнала и коэффициентов передачи соответственно и сумматоров 13 и 14. В блоке корреляции 11 на основании выбранного алгоритма работы по результатам анализа двоичных сигналов о полярности и отклонении циФровых сигналон на выходах сумматора 13 и 14 от их неискаженного значения вырабатываются управляющие сигналы, производится их интегрирование и Формирование и-разрядного кодового числа, соответствующего коэффициенту передачи корректора, В каждом такте работы программного блока 10,иэ запоминающих блоков 9 н 12 н блок 15 умножения поступают два и-разрядных кодовых числа, соответствующие модулям и полярностям кодов ныборки н коэффициентапередачи. Причем сначала н блок умножения поступает код выборки с синфазног демодулятора, а затем код выборки с кнадратурного демодулятора приемника для умножения на один и тот же код коэффициента передачи регулятора. Полученныепроизведения двух пар и-разрядйыхкодовых чисел записываются по командам, поступающим из программногоблока 10, в соответствующие сумматоры 13 и 14 (в дополнительный сумматор 14 записываются произведениясинфазных выборок, а в сумматор 13квадратурных),В следующем такте работы программного блока 10 из запоминающих блоков 9 и 12 на входы блока 15 умножения подаются другие разрядные числа,соответствующие коэффициенту передачи корректора, Результаты умноженияалгебраически суммируются в сумматорах 13 и 14 с кодовыми числами, хранящимися в них от предыдущего тактаработы программного блока 10. Этотпроцесс продолжается до тех пор, пока в сумматорах 13 н 14 не будутзаписаны суммы, полученные в результате суммирования произведений кодоввыборок и коэффициентов передачикорректора для заданного числа тактов работы. Кодовые числа с выходомсумматоров 13 и 14 поступают в решающее устройство приемника, гдеосуществляется их декодирование.В процессе настройки цифровогоадаптивного корректора в запоминающем блоке 12 коэффициентов передачизаписываются такие кодовые числакоэффициентов передачи, при которыхвеличина межсимвольной интерференции будет минимальна.Емкость запоминающих блоков 9 и12 выбирается в зависимости от необходимой точности корректирования ивеличины исходных искажений в канале связи,В предложенном адаптивном корректоре обеспечена воэможность коррекции межсимвольных искажений в сигналах данных, передаваемых в двухфазовых плоскостях.формула изобретенияЦифровой адаптивный корректор межсимвольных искажений в сигналах Манных, передаваемых в одной Фаэовой плоскости, содержащий аналогоцифровой преобразователь, состоящий из блока Формирования и хранениявыборок сигнала, выход которого подключен к первому входу компаратора,другой вход которого соединен с выходом .цифроаналогового.преобразователя, вход блока Формирования и хранения выборок сигнала соединен спервым входом программного. блока,первый выход которого подключен кпервым входам блока корреляции, 1 О запоминающего блока коэффициентовпередачи, запоминающего блока выборок сигнала и сумматора, другой входкоторого соединен с выходом блокакорреляции через последовательносоединенные блок умножения и запоми нающий блок коэффициентов передачи,выход сумматора соединен со вторымвходом блока корреляции и с выходомустройства, выход блока запоминаниявыборок сигнала соединен со вторым 20 входом блока умножения, о т л ич а ю щ и и с я тем, что, с цельюобеспечения возможности коррекциимежсимвольных искажений в сигналахданных передаваемых в двух фазовыхплоскостях, введены коммутатор иблок управления, дополнительный блокФормирования и хранения выборок сигнала, компаратор и сумматор, приэтом выход дополнительного блокаформировния и хранения выборок сиг"нала подключен Через дополнительныйкомпаратор, другой вход которогосоединен с другим входом компаратора, к одному из входов коммутатора,другой вход которого соединен свыходом компаратора, выход коммутатора подключен через блок управления ко входу цифроаналогового преобразователя, второй и третий выходыблока управления соединены соответ" 40 ственно со вторыми входами программного блока И блока запоминания выборок сигнала, а другой выход блока умножения и выход программногоблока подключены ко входам дополни" 4 тельного сумматора, выходы которого подключены к другому входу блокакорреляции и к другому выходу устройства. Источники информации,принятые во внимание при экспертизе 1.Патент США Р 3633105,кл. 325-42, опублик. 1974.Составитель Г.ЧелейРедактор И.Ткач Техред Н,Граб Корректор В.СиницкаяЗаказ 0 58 9 Тирам 709 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Иосква, Ж, Раушская наб., д.4/5Филиал ППП"Патент , г.уагород,ул.Проектная,4