Устройство для измерения полного сопротивления цепи фаза нуль

(21) (22) (46) (71) Л управл (72) СССР1970.ССР во чле СУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ 2795039/18-2105.07.7930. 10,86. Бюл, Р 40енинградское пусконаладочноеение и завод "Иегомметр"В.К. Гарнов, Л.Г. Левин,В.Б. Рабинович, В.И. Иехови И.В. Тупица(54)(57) 1.УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯПОЛНОГО СОПРОТИВЛЕНИЯ ЦЕПИ ФАЗА-НУЛЬ,содержащее последовательно соединенные нагрузочный резистор итиристор,свободные выводы которых подключенысоответственно к зажимам "Нуль" и"Фаза", блок. однократного отпираниятиристора, синхронизирующий вход которого подключен к зажимам "Фаза" и"Нуль", а выход подключен к управляющему электроду тиристора, аналоговыйзапоминающий блок, подключенный входом к нагрузочному резистору, и отсчетный блок, о т л и ч а ю щ е ес я тем, что, с целью повышенияточности и упрощения процесса измерения, введены датчик времени нарастания тока нагрузки, блок вычитания,блок деления,.функциональный преобразователь и сумматор, причем первыйвход датчика времени нарастания тока нагрузки соединен с,нагрузочнымрезистором, второй вход - с управляющим электродом тиристора, а его выход - с первым входом функционального преобразователя, первый вход блока вычитания подключен к зажимам "Фаза" и "Нуль", первый вход блока деления соединен с выходом блока вычитанйя, вторые входы функционального преобразователя, блока вычитания и блока деления соединены с выходом аналогового запоминающего блока, входы сумматора подключены к выходам функционального преобразователя и блока деления, а его выход - к отсчетному блоку2, Устройст по п: 1, о т л иа ю щ е е с я . тем, что блок де- ания содержит интегратор, компаратор и управляющий триггер, причем вход интегратора соединен с вторым входом блока деления,. а выход - с одним из входов компаратора, другой вход которого соединен с первымВО входом блока деления, выход компаратора соединен с одним из входов управляющего триггера, выход которого подключен к сбрасывающему входу интегратора и к выходу блока деления.3, Устройство по п.2,о т л и ч а", ю щ е е с я тем, что датчик времени нарастания тока нагрузки содержит триггер, нуль-орган и дифференциатор, вход которого соединен с первым входом датчика, а выход - с входом нуль-органа, выход которого соединен с одним иэ входов триггера, второй вход которого соединен со вторым вхо- дом датчика, а выход триггера соединен с выходом датчика.1 797354 2Изобретение относится к области жения сети за время от коррекции электрических измерений, в частности до измерения. к определению полного сопротивления Целью изобретения является повыцепи фаза-нуль в сетях с глухозазем- шение точности за счет снижения паленкой нейтралью под рабочим напряже грешности от вариации фазового углацепи фаза-нуль и от изменения напряИзвестно устройство для измерения жения сети, а также упрощение просопротивления петли фаза-нуль, содер- цесса измерения. жащее комплексное нагрузочное сопро- Поставленная цель достигается тем, тивление, модуль которого соизмерим 10 что в устройство для измерения полс величиной полного сопротивления це- ного сопротивления цепи фаза-нуль, пи фаза-нуль Е , а аргумент равен содержащее последовательно соединен- средней величине аргумента ц со- ные нагрузочный резистор и тиристор1 противления Ец , замыкатель в ви- свободные выводы которых подключены де тиристора с блоком фазового управ соответственно к зажимам "Нуль" и ления, аналоговый запоминающий блок, "Фазаф, блок однократного отпирания подключенный входом к нагрузочному тиристора, синхронизирующий вход сопротивлению, и измерительный орган, которого подключен к зажимам "Фаза" подключенный к выходу запоминающего и,фНуль" а выход подключен к управУ20 ляющему электроду тиристора, аналоНедостатками известного устройст- говый запоминающий блок, подключенва являются значительные масса,и га- ный входом к нагрузочному резисторуР бариты, обусловленные наличием дрос- и отсчетный блок, введены датчик селя в составе комплексного нагрузоч- времени нарастания тока нагрузки, ного сопротивления; большая дополни блок вычитания, блок деления, функ- тельная погрешность, вызванная на- циональный преобразователь и суммагревом последнего измерительным то- . тор, причем первый вход датчика вреком, которая может в несколько раз мени нарастания тока нагрузки соедипревышать основную погрешность. нен с нагрузочным резистором, втоНаиболее близким техническим реше рой вход - с управляющим электродом нием к данному изобретению является тиристора, а его выход-с первым устройство для измерения сопротивле- входом функционального преобразования цепи фаза-нуль, содержащее после- теля, первый вход блока вычитания довательно соединенные нагрузочный подключен к зажимам "Фаза" и "Нул нуль резистор и тиристор, подключенные к З 5 первый вход блока деления соединен сзажимам сети, переключатель, блоквыходом блока вычитания, вторые вхоуправления тиристором, блок запомина- ды функционального преобразователяВ ния амплитуды падения напряжения на блока вычитания и блока деления сонагрузочном. резисторе и отсчетный единены с выходом аналогового запоблок, вход которого соединен с выхо минающего блока, входы сумматора поддом блока запоминания амплитуды па- ключены к выходам функционального дения напряжения на нагрузочном ре- преобразователя и блока деления, азисторе, выход которого подключен к его выход - к отсчетному блоку. , нагрузочному резистору, вход блокаУправления тиристором соединен с за ок деления может быть выполненБлок ежимами сети, а выход " с управляющим на основе интегратора, компаратора и .электродом тиристора.управляющего триггера, причем входинтегратора соединен с вторым входомОсновной недостаток известного блока деления а вых од - с одним изустройства состоит в наличии значи- входов компаратора дру . тельной погрешности от вариаций фазо- рого соединен с одним из входов уп-,вого угла (р , превышающей ф 202 при. Равляющего тРиггера, выход которого наименьших реальных значениях Е . подключен к сбрасыва-Ч ющему входу инлока деления.Другой недостаток заключается в не-. тегратора и к выходу блока еобходимости ручной коррекции напря-, Датчик времени нарастания токажения сети, что усложняет процесс 55 нагрузки моможетсодержать триггер,измерения и снижает производитель- нуль-орган и е фность труда, а также точность изме- рого соед нан и дешифратор, вход котосоединен с первым входом датчирения " вследствие изменения напря- ка а выход -Ф од - с входом нуль-органа,797354 выход которого соединен с одним извходов триггера, второй вход которого соединен с вторым входом датчика,а выход триггера соединен с выходомдатчика,На чертеже приведена схема устройства. Устройство содержит нагрузочный ре 10зистор 1 и тиристор 2, включенные по-,следовательно между зажимами "Фаза"и "Нуль", блок однократного отпирания тиристора 3 связан синхронизирующим входом с зажимами "Фаза" и "Нуль",15а управляющим входом - с команднымблоком (на чертеже не показан), аналоговый запоминающий блок 4 соединенс нагруэочным резистором 1, его вы 20ход соединен с входами функционального преобразователя 5, блока 6 вычитания и блока 7 деления, вторые входыблоков 5,6 и 7 связаны соответственнос выходом датчика 8 времени нарастания тока нагрузки, зажимами сети ивыходом блока 6 вычитания, первый входдатчика 8 времени нарастания токаподключен к нагрузочному резистору1, второй вход соединен с управляющим электродом тиристора 2, входы.сумматора 9 подключены к выходам30блока 7 деления и функциональногопреобразователя 5; выход сумматора 9соединен с отсчетным блоком 10,датчик 8 времени нарастания токанагрузки содержит дифференциатор 11, З 5нуль-орган 12 и триггер 13; входдифференциатора 11 соединен с первым входом датчика 8, а выход - свходом нуль-органа 12, выход которого соединен с одним из входов триггера 13, второй вход которого соединен с вторым входом датчика 8, авыход - с выходом датчика 8, блок 7деления содержит интегратор 14, компаратор 15 и управляющий триггер 16, 45вход интегратора 14 соединен с вторым входом блока 7 деления, а выход -к одному из входов компаратора 15,другой вход которого соединен с первым входом блока 7 деления, выход ком 50паратора 15 соединен с одним из входов управляющего триггера 16, другойвход которого подключен к командномублоку (этот вход и командный блок начертеже не показаны), выход управля- .55ющего триггера 16 соединен со сбрасывающим входом интегратора 14 и свыходом блока 7 деления. 4Устройство работает следующим образом.Зажимы "фаза" и "Нуль" подключают соответственно к фазному проводнику и корпусу электроустановки э точке11 измерения, После нажатия кнопки Измерение" командный блок (на чертеже не показан) выдает команду на измерение, которая поступает на вход блока однократного отпирания тиристора 3. Примерно через 3,3 мс после первого же перехода напряжения на аноде тиристора 2 от отрицательных к положительным значениям выдается одиночный короткий (порядка 1 мс) импульс на управляющий электрод тиристора 2. При этом через тиристор 2 и нагрузочный резистор 1 проходит одиночный импульс тока длительностью 7-10 мс. Амплитуда импульса фиксируется аналоговым запоминающим блоком 4, а длительность нарастания (от момента отпирания тиристора 2 до момента достижения амплитудного значения) измеряется датчиком 8 времени нарастания тока нагрузки. Сигнал с выхода аналогового запоминающего блока 4 поступает на вход функционального преобразователя 5, на другой вход которого подается сигнал с выхода датчика 8 времени нарастания токаСигнал с выходм аналогового запоминающего блока 4 подается также на вход блока 6 вычитания, где вычитается из сигнала, пропорционального амплитуде напряжения ненагруженной сети, поступающего на другой вход блока 6 вычитания. Кроме того, сигнал с выхода аналогового запоминающего блока 4 подается на вход блока 7 деления, на другой вход которого поступает сигнал с выхода блока 6 вычитания. Выходной сигнал деления 7, представляющий собой основную составляющую результата измерения 2 ,поступает на вход сумматора 9, представляющего собой счетчик времени, где складывается с выходным сигналом функционального преобразователя 5, представляющего собой фазо- вую поправку. Сигнал с выхода сумматора 9 поступает на счетный блок ,1 О. При отпирании тиристора 2 триггер13 устанавливается в положение отсче"та интервала времени.На выходедифференциатора 11 и нуль-органа 12полярность напряжения при этом тако79735 ставитель Л хред И.Ход Редактор Л, Пи сынаи каз 6056/1 аж 728 Подписновенного комитета СССРретений и открытий5, Раушская наб., д. 4/5 ПИ Государс о делам иэо Москва,.Ж 113035 ктная, 4 Прои дственно-полиграфическое предприятие, г. Уж од, ул ва, что подтверждаетданное состояние,триггера 13, В момент достижения амплитудного значения тока нагрузки,которое фиксируется аналоговым запоминающим блоком 4, сигналы на выходах дифференциатора 11 и нудь-органа12 меняют знак, что приводит к сбросутриггера 13, Сигналы с выхода триггера 13 в виде интервала времени и свыхода аналогового запоминающего бло Ока 4 в виде напряжения поступают насоответствующие входы функционального преобразователя 5. Напряжение свыхода аналогового запоминающего блока 4 поступает на вход блока 6 вычитания, на другой вход которого подается сигнал, пропорциональный ампли-туде напряжения сети. Кроме того,напряжение выхода аналогового запоминающего блока 4 поступает на вход ин Отегратора 14. На вход управляющеготриггера 16 подается импульс от командного блока (этот вход триггераи командный блок на чертеже не показаны), триггер 16 устанавливается вдположение, при котором блокирующийсигнал со сбрасывающего входа интегратора 14 снимается, и начинается процесс интегрирования. С выхода инте 4бгратора 14 сигнал поступает на вход компаратора 15, на другой вход которого подается выходной сигнал блока 6 вычитания. Когда сигналы сравняются, компаратор 15 перебрасывается, перебрасывая управляющий триггер 16, при этом напряжение интегратора 14 сбрасывается на нуль. Сигналы с выхода управляющего триггера 16 и функционального преобразователя 5, представляющие собой интервал времени, пропорциональные соответственно ос-новной составляющей результата измерения и фазовой поправке, подаются на вход сумматора 9 и далее на отсчетный блок 10.Предлагаемое устроиство обеспечивает высокую достоверность и точность результата, в то же время за счет кратковременности протекания измерительного тока (менее 0,01 с) и малой величины (например 0,30 м) сопротивления нагрузочного резистора тепло- выделение в приборе незначительно, что позволяет;выполнить.его в малых габаритах, а также исключить нарушения нормальной работы испытуемых электроустановок. оминааиич Корректор М, Пож