Устройство для измерения среднеквадратического значения напряжения случайного сигнала

Сеез Севетсиик Сациалистищеатик раевублж(22) Звявлеио 1 Ь) 778 (23) 2645821/18-21с присоединение звнвки Яо(23) ПриоритетОпубликовано 23,12.80. Бюллетень йф 47Двтд олфликоваиин описания 2 Ы 2.30 С 01 й 19/02 Гюсуаарстмннмй коянтет ЯССА ю давая нзобрстсннй н етнрмтнв(54) УСТРОЙСТВО ЛЛЯ ИВИЕРЕНИЯ СРЕДНЕКВАДРАТИЧЕСКОГО ЗНАЧЕНИЯ НАПРЯЖЕНИЯ СЛУЧАЙНОГО СИГНАЛА Изобретение относится к измерительной технике и может быть использовано в системах контроля и анализапараметров случайных процессов.Известно устройство для измерения среднеквадратического значениянапряжения случайного сигнала, содержащее мостовые схемы с термочувствительными элементами, усилителис цепями обратной связи и регулируемыми коэффициентами усиления ЬНедостатком является малый измерительный динамический диапазонизмеряемых сигналов,Известно устройство для измерения среднеквадратического значениянапряжения случайного сигнала, содержащее последовательно соединенныелогарифмический усилитель, детектор,интегратор, блок коррекции и индикатор, причем другой вход блока коррекции подключен к выходу детектора Е 2) . Однако устройство имеет недостаточную точность измерения и ограниченные функциональные возможности.Цель изобретения - повышение точности измерения и расширение Функ" циональных возможностей. Укаэанная цель достигается тем,что в устройство для измерения среднеквадратического значения напряженияслучайного сигнала, содержащее амп литудный детектор, логарифмическийусилитель, блок индикации, введеныаналого-цифровой преобразователь,коммутатор, реверсинный счетчик,оперативное запоминающее устройство, 10 триггер записи, элемент И, счетчикрезультата, элемент занрета, форми- .рователь, блок управления, дешифратор, счетчик числа отсчетов, триггеррежима, причем выход амплитудного 15 детектора через последовательно соединенные аналого-цифровой преобразователь, коммутатор, реверсивныйсчетчик, оперативное запоминающееустройство, триггер записи, элемент 29 И и счетчик результата соединен свходами блока индикации, выход реверсивного счетчика через дешифраторсоединен с первыми входами счетчикачисла отсчетов и триггера-. режима, 25 второй вход которого соединен с выходом счетчика числа отсчетов, второйвход которого соединен с управляющимивходами аналого-цифрового преобразо-,вателя и элемента запрета и первым ЗО выходом блока управления, выход,триггера режима соединен со входамиэлемента запрета и Формирователя,управляющими вхоцами блока управления, триггера записи, вторым входрмреверсивного счетчика, управляющийвход которого соединен со вторым выходом блока управления, третий ичетвертый выходы которого соединеныс входами управления оперативногозапоминающего устройства, выход которого соединен с входом блока управления, пятый выход которого соединен со вторым входом элементаИ, а выходы элемента запретаи Формирователя соединены с входамикоммутатора и вторым входом счетчикарезультата.Иа чертеже изображена электрическая схема устройства.Устройство содержит логарифмический усилитель 1, амилитудный детектор 2, аналого-циФровой преобразователь 3, коммутатор 4, реверсивныйсчетчик 5, оперативное запоминающееустройство 6, триггер 7 записи,элемент 8 И, счетчик 9 результата,блок 10 индикации, счетчик 11 числаотсчетов, триггер 12 режима, элемент13 запрета, Формирователь 14, блок15 управления и дешиФратор 16.Устройство работает следующимобразом,Измеряемый сигнал поступает навход логариФмического усилителя 1,сжимающего его динамический диапазон.Сигнал с выхода логариФмическогоусилителя через амплитудный детектор 2 поступает на вход аналогоциФрового преобразователя 3, которыйвырабатывает двоичный код числа Ипропорционального максимальномузначению измеряемого напряжения входного сигнала в -ой точке отсчета,выраженному в децибелах, Частотадискретизации аналогового сигналав аналого-циФровом преобразователе 3определяется частотой импульсов опроса, поступающих на его вход из блока 15В начале цикла измерения счетчик11, реверсивный счетчик 5, триггер.12 и триггер 7 установлены в нулевоесостояние а в ячейках оперативногозапоминающего устройства 6 записаны"нули". Сигнал с выхода триггера 12определяет режим записи, при этомпервый импульс опроса с выхода блока 15 поступает через элемент 13на вход .перезаписи коммутатора 4 ипереписывает код й с выходов аналого-циФрового преобразователя 3 вреверсивный счетчик 5, состояниекоторого определяет адрес А выбранной ячейки оперативного запоминающего устройства 6, иа выходе которогопоявляется записанный в ячейке по.тенциал "нуля", который поступаетна управляющий вход блока 15. Блок15 вырабатывает сигналы записи"единицы" в ячейку А , которые поступают.на информационный и синхронизирующий входы оперативного запоминающего устройства 6.Операция суммирования квадратовнапряжений реализуется в оперативном запоминающем устройстве 6 следующим образом: -ый импульс опросас выхода блока 15 поступает на входперезаписи коммутатора 4 через эле-.мент 13 запрета, переписывает код ф числа й с выходов аналого-циФровогопреобразователя 3 в реверсивныйсчетчик 5, при этом, если в ячейкеА, был ранее записан "нуль", тов йее записывается "единица". Если 3 в ячейке оперативного запоминающегоустройства 6 по адресу А. была записана "единица", то на его выходепоявляется потенциал фединицы", иблок 15 сначала вырабатывает сигналы р записи "нуля" в эту ячейку, а затемимпульс счета адреса, который поступает на счетный выход реверсивногосчетчика 5 и устанавливает его всостояние М; + 1. Аналогично, если вячейке й + 1 был записан "нуль", тов нее записывается "единица", еслиже была записана "единица", в неезаписывается "нуль", а реверсивныйсчетчик 5 устанавливается в состояние К;+ 2 перенос "единицы" в старший разряд суммы ) и т.д, Таким образом, в оперативном запоминающемустройстве 6 реализуется операцияпоразрядного сложения двоичных чисел,Счетчик 11 подсчитывает импульсы ЗЪ опроса и по окончании и = 2 импульсов вырабатывает сигнал,устанавливающий триггер 12 в единичное состояние, соответствующее режиму считывания.Сигнал с выхода триггера 12 запрещает прохождение импульсов опросачерез элемент 13 на вход коммутатора4, переключает реверсивный счетчик5 в режим "вычитание", снимает сигнал установки в нулевое состояниесо входа триггера 7, Кроме того,по Фронту сигнала с выхода триггера12 Формирователь 14 вырабатываетимпульс записи, устанавливающий счетчик 9 в состояние , а также за писывающий в реверсивный счетчик 5код постоянного числа В, котороевырабатывается коммутатором 4. ЧислоМ выбирается большим или равныммаксимальному адресу ячейки ОЗУ, 5 в которую может быть записана "единица" при суммировании.При поступлении сигнала с выходатриггера 12 блок 15 начинает вырабатывать импульсы счета адреса и сигна лы записи "нуля" в оперативное запоминающее устройство 6, при этомпоследовательно опрашиваются и обнуляются ячейки А А, , А, .При установке реверсивного счет чика 5 на адрес А единицы старшегоразряда суммы сигнал с выхода опера тивного запоминающего устройства 6 устанавливает триггер 7 в единичное: состояние, при этом сигнал с выхода триггера 7 разрешает поступление импульсов счета результата с выхода блока 15 через элемент 8 И на счетный вход счетчика 9,При достижении реверсивным счетчиком адреса А 0(1 = б ) дешиФратор вырабатывает импульс сброса, устанавливающий в нулевое состояние счетчик 11 и триггер 12. Сигнал с выхода триггера 12 переводит устройствов режим записи, при этом триггер устанавливается в нулевое состояние и поступление импульсов на счетчик 9 прекращается. С переходом в режим записи начинается новый цикл измерения, аналогичный описанному выше.Частота импульсов счета результата выбирается в три раза больше частоты импульсов счета адреса.Кад, записанный в счетчике 9, поступает в блок 10, в котором отображается среднеквадратическое значение напряжения измеряемого случай" ного сигнала.Таким образом, устройство позволяет повысить точность измерения среднеквадратического значения напряжения, при этом точность измерения не зависит от вида распределения уровней случайных сигналов.Формула изобретенияУстройство для измерения средне- квадратического значения напряжения случайного сигнала, содержащее последовательно соединенные логариФ- мический усилитель и амплитудный детектор, а также блок индикации, о т л и ч а ю щ е е с я тем, что, с целью повышения точности измерения а расширения Функциональных возможностей, введены аналого-циФровойпреобразователь, коммутатор, реверсивный счетчик, оперативное запоминающее устройство, триггер записи,элемент И, счетчик результата, элемент запрета, Формирователь, блокуправления, дешиФратор, счетчикчисла отсчетов, триггер режима, причем выход амплитудного детекторачерез последовательно соединенныеаналага-циФравой преобразователь,о коюутатор, реверсивный счетчик,оперативное запоминающее устройство,триггер записи, элемент И и счетчикрезультата соединен с входами блокаиндикации, выход реверсивного счет 15 чика через дешиФратор соединен спервыми входами счетчика числа отсчетов и триггера режима, второй входкоторого соединен с выходом счетчикачисла отсчетов, второй вход которого2 О соединен с управляющими входамианалого-циФрового преобразователяи элемента запрета и первым выходамблока управления, выход триггерарежима соединен со входами элементазапрета и Формирователя, управляющими входами блока управления, триггера записи, вторым входом реверсивного счетчика, управляющий входкоторого соединен со вторым выходомблока управления, третий и четвертый30 выходы которого соединены с входамиуправления оперативнага запоминающегоустройства, выход которого соединенс входом блока управления, пятыйвыход которого соединен со вторым35 входом элемента И, а выходы элементазапрета и Формирователя соединены свходами коммутатора и вторым входомсчетчика результата.Источники инФормации,принятые ва внимание при экспертизе1. Патент Великобритании Ф 1364909,кл. С 0 В 19;00, 1978.2. Авторское свидетельство СССР9 402813, кл. С 01 В 19/02, 1972орректор О. Бил тор Е. Лушников ираж 1019 Подпи дарственного комитета СССР ам изобретений и открытийа, Ж"35, Раушская наб., д. сно каз 9027/40 ИИПИ 113035, Мо 5 лиал ППП "Патентф, г. Ужгорол, ул. Проектная