Преобразователь сдвига фаз в цифровой код

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 14,12.78 (21) 2695245/26-21с присоединением заявки йо(51)М. Кл.3 6 01 В 25/08//Н 03 К 13/20 Государственный комитет СССР по делам изобретений н открытий(54) ПРЕОБРАЗОВАТЕЛЬ СДВИГА ФАЗ В ЦИФРОВОЙ КОД.Изобретение относится к цифровойизмерительной технике и может бытьиспользовано в автоматизированныхконтрольно-испытательных системахдля измерения сдвига фаз в цепях ра"диоэлектронных устройств и системавтоматики,Известен цифровой фаэометр, содержащий формирующие устройства, логические элементы, счетчики, генераторквантующих импульсов, делители частоты и блокуправления, Фазометробеспечивает одновременное измерениепериода и временного сдвига исследуе"мых колебаний с последующим автоматическим преобразованием этих двухизмерений в непосредственный отсчетизмеряемого фазового сдвига й градусах с помощью двоичных умножителейчастоты 111. 20Недостатками устройства являютсясложность схемной реализации и дополнительная погрешность измерений,обусловленная погрешностью работыдвоичных умножителей частоты, реальное время измерения существенно превышает период исследуемых колебаний.Известно также цифровое устройство для измерения сдвига фаз, содержа-.щее формирователи импульсов опорного 30 и фазоманипулированного сигналов, два счетчика, три логических элемента И, логический элемент ИЛИ, генератор об" раэцовой частоты, схему задержки, блок управления, делитель частоты, два управляемых делителя частоты и две вентильные группы, причем генератор образцовой частоты через первый и второй логические элементы И соединен с двумя управляемыми делителями частоты и одновременно через делитель частоты и первый счетчик - с первыми входами вентильных групп, выход каждой иэ которых соединен с управляемымделителем частоты, выходы делителей подключены через последовательно соединенные логический элемент ИЛИ и третий логический элемент И, второй вход которого через схему задержки подключен к выходам формирователей импульсов, ко второму счетчику, а блок управления соединен с формирова- телем импульсов опорного сигнала, со вторыми входами вентильных групп, входами управляемых делителей частоты, с первым и вторым логическими элементами И и с двумя счетчиками 2.Недостатками устройства являются сравнительно большое реальное время измерения, составляющее до двух периодов исследуемого напряжения, исложность схемной реализации, обусловленная двухтактным режимом рабо-ты устройства и необходимостью применения широкополосной схемы задержки. Кроме того, устройство имеет дополнительную погрешность преобразования, зависящую от параметров схемы задержки, частоты исследуемого напряжения и величины сдвига фаз. Цель изобретения - повышение точности измерения и быстродействия.Цель достигается тем, что в преобразователь сдвига фаэ в цифровойкод, содержащий два формирователяимпульсов, первый из которых соединенс первым входом блока управления, рилогических элемента И, генератор обраэцовой частоты, выход которого через делитель частоты и первый счетчик соединен с первым входом вентильной группы, соединенной по входу суправляемым делителем частоты, и второй счетчик, вход которого подключенк выходу одного из логических элементов И, связанного по входу с выходомблошкауправления, введены реверсивный счетчик и выходной регистр, причем первый выход первого формирователяимпульсов подключен к управляющимвходам первого счетчика и реверсивного счетчика, второй выход первогоформирбвателя импульсов подключен ковторому входу вентильной группы и куправляющему входу второго счетчика,первый и второй выходы второго Формирователя импульсов соединены соответственно с третьим и четвертым входами блока управления, первый и второй выходы которого подключены к первым входам второго и третьего логических элементов И, соединенных вторыми своими входами с выходом делителячастоты, а выходами - со входами прямого и обратного счетареверсивного счетчика, выход которого под ключен ко второму входу первого логического элемента И, третий вход ко"торого соедйнен через управляемый де-литель частоты с выходом генератораобразцовой частоты, четвертый и пятыйвыходы блокауправления"подключеныко входам выходного регистра, соединенного с выходом второго счетчика.На чертеже приведена функциональная схема преобразователя.Преобразователь сдвига фаз в цифровоЯ код содержит первый формирователФ 1 импульсов, второй Формирователь 2 импульсов, блок 3 управления,логические элементы 4-6 И,генератор 7 образцовой частоты, делитель 8частоты, первый счетчик 9, вентильную группу 10, управляемый делитель11 частоты, второй счетчик 12, реверсивный счетчик 13 и выходной регионр 14.Преобразователь работает следующим образом,Опорное напряжение 0 подаетсяна вход формирователя 1, на первомвыходе которого формируется последовательность А коротких импульсов, соответствующих моментам положительныхпереходов напряжения Оо через ноль,на втором выходе - последовательностьВ коротких импульсов, соответствующих моментам отрицательных переходовнапряжения Оо через ноль. Исследуемое напряжение О, фазовый сдвиг У о которого измеряется, подается на входформирователя 2, на первом и второмвыходах которого формируются соответственно последовательности С и 0коротких импульсов, аналогичные по следовательностям А и В.Каждый импульс последовательности А сбрасывает в ноль счетчик 9, который подсчитывает число импульсовчастоты счета Г за интервал времени, 20 равный периоду Топорного напряжения, Одновременно импульс последовательности А сбрасывает в ноль реверсивный счетчик 13, который подсчитывает число импульсов частоты счета Гза интервал времени , пропорциональный Фаэовому сдвигуч. Частота счета 1 в и раз меньше образцовой часто 1тыгенератора 7 (и - коэффициентОделения делителя 8 частоты). В интервале между очередными импульсамипоследовательностей А и В на первомвыходе блока 3 управления формируется управляющий импульс, длительностькоторого равна с. Этот импульс разрешает прохождение через логический 35 элемент И импульсов частоты счетана вход прямого счета реверсивногосчетчика 13, при нулевом содержаниикоторого на первый вход логическогОэлемента И б поступает сигнал запре та.Таким образом, в течение положительного полупериода Осчетчик 9подсчитывает число импульсов М частоты , а реверсивный .счетчик 13 - 45 число импульсов М той же частоты,пропорциональное Ч . С приходом очередного импульса йоследовательности Всодержимое второго счетчика 12 переносится в выходной регистр 14.5 О Одновременно через Вентильнуюгруппу 10 в управляемом делителе 11устанавливается коэффициент деленияравный М, а со второго и третьеговыходов блока 3 на логические элементы 5 и б И поступают разрешающие сигналы. При этом на вход второго счетчика 12 проходят импульсы частотысчета Г = 1 /М., а на вход обратного счета реверсивного счетчика 13проходят импульсы частоты счета бО Логический элемент б И закрываетсяпри достижении реверсивным счетчиком 13 нулевого состояния, т.е. когда на вход обратного счета этогосчетчика поступает число импульсов 5 частоты счета 1 равное М. Поскольку обратный счет осуществляется вреверсивном счетчике 13 с той же частотой Г, что и прямой счет, то состояние счетчика от М до нуля изменяется за время с . Поэтому число им)пульсов, подсчитанное счетчиком 12,пропорционально Фазовому сдвигу Чхи не зависит от частоты исследуемыхнапряжений,О йо 2 пМ = с = - 1 = 2 п 9Ъ М.,Трх кПри коэффициенте деления делителя8 п=180 число импульсов М , подсчитанное счетчиком 12, соответствует фазовому сдвигу исследуемых напряжений в градусах. 15Информация о знаке фазового сдвигапоступает в выходной регистр с четвертого и пятого выходов блока 3.Реальное время преобразования сдвига фаз в цифровой код не превышает Щ одного периода опорного напряжения, а дополнительная погрешность преобразования, обусловленная задержкой импульса, длительность которого пропорциональна сдвигу Фаз, отсутствует. Схемная реализация преобразователя существенно упрощается благодаря ис,ключению сложной схемы задержки и управляемого делителя с вентильной группой, содержащих около половины Общего числа элементов.Введение новых элементов - реверсивного счетчика и выходного регистра, и новых связей выгодно отличает предлагаемый преобразователь сдвига фаэ в цифровой код от известного уст- З 5 ройства, так как позволяет вдвое увеличить быстродействие преобразователя, уменьшить погрешность измерения и, примерно в два раза, снизить стоимость преобразователя, благодаря уп О рощению его схемной реализации. Кроме того, в предлагаемом преобразова, теле код Фазового сдвига при каждом измерении хранится в выходном регистре в течение периода опорного напряжения, что позволяет существенно улучШйть процесс вывода информации, Предлагаемый преобразователь используется как при создании высокоточных цифровых Фазометров, так и в составе автоматизированных испытательных сис-, тем для контроля и исследования фазовых характеристик сложных радиоэлектронных устройств и систем автоматики при существенном непостоянстве перйода исследуемых напряжений.формула изобретенияПреобразователь сдвига Фаз в цифровой код, содержащий два формирователя импульсов, первый из которыхсоединен с первым входом блока управления,три логических элемента И, генератор образцовой частоты, выход которого через делитель частоты и первый счетчик соединен с первым входом- - вентильной группы, соединенной повходу с управляемым делителем частоты, и второй счетчик, вход которогоподключен к выходу одного из логических элементов И, связанного по входус выходом блока управления, о т л ич а ю щ и й с я тем, что, с цельюповышения точности измерения и быстродействия, в него введены реверсивный счетчик и выходной регистр, причем первый выход первого Формирователя импульсов подключен к управляющимвходам первого счетчика и реверсивного счетчика, второй выход первогоформирователя импульсов подключен ковторому входу вентильной группы и куправляющему входу второго счетчика,первый и второй выходы второго формирователя импульсов соединены соответственно с третьим и четвертым входами блока управления, первый и второй выходы которого подключены к первым входам второго и третьего логических элементов И, соединенных вторыми своими вхоДами с выходом делителя частоты, а. выходами - со входами прямого и обратного счета реверсивного счетчика, выход которого подключен ко второму входу первого логического элемента И, третий вход которого соединен через управляемый делитель частоты с выходом генератора образцовой частоты, четвертый и пятыйвыходы блока управления подключеныко входам выходного регистра, соединенного с выходом второго счетчика.Источники информации,принятые во внимание при экспертизе1, Метальников В.В. и др. Быстродействующий цифровой фазоиетр, - "Автометрия", 1971, Р 4 с. 11 б.2. Авторское свидетельство СССРВ 532059, кл. С О 1 В 25/08, 1974.781708 орректор н, Швыдкая Редактор писноеСССР Эаказ 8121/48 Тираж 1019ИИПИ Государственногопо делам изобретений35, Москва, Ж, Рауш тет