Цифровой дискриминатор частоты импульсов

сОюэ соаетскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 26, Н 03 Р 13/00 ИСАНИЕ ИЗОБРЕТЕНИЯ я к импульс использова среднейчастот, Цель точшени ения дных тот,задержшинахДля ве, содер ый из кот госуддрстаенн й комитетПО ИЗОБРЕТЕНИЯМ И ОТНЕЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство ССС(57) Изобретение относитсной технике и может быть, но для выбора минимальноиили максимальной из трехизобретения является повьности выбора путем уменьшки изменения кода на выхо. при изменении входных цасдостижения цели в устройсжащем каналы 1 - 3, в каж рых входят счетчик 4, триггеры бвведены в каждый канал сцетчик 5, триггер 10, блок 11 выделения разностной цастоть, Формирователи 12 14 импульсов,. блоки 15, 16 задержки, регистры 17, 18, элемент 19 сравнения, элементы И 20 - 22, элементы ИЛИ 23-27. Каждый из каналов 1 - 3 сравнивает две из трех входных частот. В случае, когда между двумя им" пульсами одной из входных частот приходят два импульса другой входной частоты, появляется импульс на одном из выходов блока 11 и устанавливается триггер 6 или триггер 9. Если импульсы на входах чередуются, с по- а мощью блока 15 задержки, регистров 17 и 18 и элемента 19 сравнения анализируется изменение Фазового сдвига этих импульсов, знак приращения кото рого зависит от знака разности частот. При этом также устанавливается 8 один из триггеров б; 9 1 О. 2 ил,СЛИзобретение, относится к импульс-,ной технике и может быть использовано , длявыбора заданной частоты, каксредней, так и минимальной или макси-,5мальной, при работе с частотно-импульсными датчиками.Цель изобретения - повышение точ. ности выбора частоты за счет уменьше, ния количества импульсов входной 10частоты, которое проходит за время,отсчитываемое от того момента, когда, текущая выбранная частота измениласвое значение, до момента изменения , кода на выходе устройства. 15На Фиг. 1 приведена структурнаясхема цифрового дискриминатора часто. ты импульсов, на Фиг, 2 - диаграммь, его работы для одного канала обработки сигнала. 20На Фиг. 2 приняты следующие обозначения; а - первый вход, б - второй вход, в - первый выход блока выделения разностной частоты; г - второй выход блока выделения разностной 25 частоты; д - выход второго триггера; е - выход третьего триггера; ж " величина сдвига; и - выход А ( В элемента сравнения; к - выход А ) В элемента сравнения; л - выход А = В элемента сравнения; м - первьй выход .канала (й ( й ); н - второй выходканала (Е ) Е); и - третий выходканала Ид = Г).Цифровой дискриминатор частоты импульсов содержит идентичные первый,второй и третий каналы 1 - 3 обработки сигнала, каждый из которых содержит первый и второй счетчики 4 и5 импульсов, с первого по пятый триггеры 6-10, блок 11 выделения ргзностной частоты, первый, второй и третий Формирователи 12-14 импульсов, первый и второй блоки 15 и 16 задержки,первый и второй регистры 17 и 18, . 45элемент 19 сравнения, первый, второйи третий элементы И 20 - 22, с первого по пятый элементы ИЛИ 23-27, атакже первую, вторую и третью входныешины 28 - 30, первую, вторую и третьювыходные шины 3 1 - 33 первого канала 1 обработки сигнала, первую, вторую и тоетью выходные шины 34 - 36 второго канала 2 обработки сигнала, первую вторую и третью выходные шиУ55 ны 37 - 39 третьего канала 3 обрабоки сигнала.Первая, вторая и третья входные шины 28 - 30 соединены соответственно с первыми входами блоков 11 первого, второго и третьего каналов- 3, кроме того, первая входная шина 28 подключена к второму входу блока 11 второго канала 2, вторая входная шина 29 подключена к второму входу блока 11 третьего канала 3, а третья входная шина 30 - к второму входу блока 11 первого канала 1. В каждом канале первый вход блока 11 для выделения разностной частоты соединен со счетным входом первого счетчика 4 и входом первого Формирователя 12, Второй вход блока 11 подключен к счетному входу второго счетчика 5 и к входам второго и третьего Формирователей 13 и 14. Первый выход блока 11 соединен с Б-входом второго триггера 7 и первым входом первого элемента ИЛИ 23, выход которого подключен к Б-входу первого триггера б и к первым входам второго и третьего элементов ИЛИ 24 и 25. Второй выход блока 11 соединен с Б-входом третьего триггера 8 и первым входом четвертого элемента ИЛИ 26, выход последнего подключен к Б-входу четвертого триггера 9, к второму входу третьего элемента ИЛИ 25 и первому входу пятого элемента ИЛИ 27. Вторые входы четвертого и первого элементов ИЛИ 26 и 23 соединены соответственно с выходами первого и второго элементов И 20 и 21, первые входы которых под" ключены к выходам второго и третьего триггеров 7 и 8 и к К-входам первого и второго счетчиков 4 и 5 соответственно, а также к первому и второму входам третьего элемента И 22, выход которого соединен с Б-входом пятого триггера 10 и с вторыми входами второго и пятого элементов ИЛИ 24 и 27, Выход первого формирователя 12 подключен к входу первого блока 15, выходы которого поразрядно соединены с 1 в входа первого регистра 17 выходы которого поразрядно подключены к Р-входам второго регистра 18 и к первой группе входов элемента 19, вторая группа входов которого пораз- рядно подключена к выходам второго регистра 18. Выход А ( В элемента 19 соединен с вторым входам первого эле 1 мента И 20, выход А ) В - с вторым входом второго элемента И 21. а вы" ход А = В - с третьим входом третьего элемента И 22, выход третьего Фор" мирователя 14 подключен к С-входамПеред началом работы схема устанавливается в исходное состояние, обнуляется. На Фиг, 1 цепи сброса условно не показаны, Второй и третий триггеры 7 и 8 обнуляются подачей сигнала на К-вход, и своим высоким потенциалом с инверсного выхода они обнуляют первый и второй счетчики 4 и 5. Для обнуления первого, четвертого и пятого триггеров б, 9 и 10 можно использовать С-вход или подавать сигналы на В.-входы через элементы ИЛИ. После подачи сигнала "Сброс" на всех выходных шинах устР 50 55 второго регистра 18, Выход второгоблока 16 соединен с третьими входамипервого и второго элементов И 20 и21 и с четвертым входом третьегоэлемента И 22. Выходы первого и второго счетчиков 4 и 5 соединены сС-входами второго и третьего триггеров 7 и 8 соответственно. Выходы пер, вого, четвертого и пятого. триггеровб, 9 и 10 первого канала 1 соединеныс первой, второй, третьей выходнымишинами 31 - 33 соответственно, аналогично выходы второго канала 2 соединены с шинами 34 - 36, а выходытретьего канала 3 - с шинами 37-39,Выходные шины 31 - 39 являются выходами цифрового дискриминатора частоты,Величина задержки первого блока2015 должна быть не меньше периода следования входных импульсов. Количество выходов может быть любым, с ихувеличением повышается точность сравнения частот. Величина задержки второго блока 16 должна превышать суммарную величину задержки, вносимуюпервым и вторым регистрами 17 и 18 иэлементом 19, но быть меньше длительности паузы между импульсами входной 30частоты, Блоки 15 и 16 задержки могутбыть реализованы любым способом,например на линиях задержки.Блок 11 для формирования импульсов разностной частоты должен выдавать импульс на свой первый выход,если частота на первом его входе ниже частоты на его втором входе, еслина первом входе частота выше, то им"пульс должен выдаваться на второй 40выход. В качестве такого блока можноиспользовать известное устройство.Цифровой дискриминатор работаетследующим образом. ройства устанавливается низкии ну=левой) потенциал.Так как устройство каналов одинаково, рассмотрим работу одного кана-ла, например первого канала 1.Входные импульсы с входных шин 28и 30 поступают на вход блока 11(Фиг. 2 а, б). Допустим, на входнуюшину 30 поступило два импульса, ана входную шину 28 - один, тогда напервом выходе блока 11 (фиг2 в)Формируется импульс, который черезпервый элемент ИЛИ 23 поступает наЯ-вход первого триггера б и устанав"ливает его в единичное состояние(фиг. 2 м), те. на первой выходнойшине 31 первого канала 1 формируетсясигнал о том, что частота на входнойшине 30 превышает частоту на входнойшине 28, Кроме того, импульс с первого выхода блока 11 устанавливает вединичное состояние второй триггер 7(фиг. 2 д), который низким потенциалом со своего инверсного выхода закрывает связанные с ним первый и тре.тий элементы И 20 и 22, а также снимает сброс с первого счетчика 4, Вслучае дальнейшего поступления импульсов только на входную шину 30состояние указанных элементов не изменяется. Если импульсы на входныешины 28 и 30 поступают поочередно,то блок 11 перестает Формировать насвоем выходе импульсы, первый счетчик 4 по второму импульсу, пришедшему на входную шину 28,после снятия снего сброса, устанавливает в нулевоесостояние второй триггер 7 (фиг. 2 д).Так как импульс с выхода счетчикапоступает на С-вход, то триггер 7 об"нуляется по его окончании, Послеустановки первого триггера 7 в исход"ное состояние открываются по первымвходам первый и третий элементы И 20и 22,Рассмотрим, как работает дискриминатор при поочередном поступлениивходных импульсое,С первой входной шины 28 импульсчерез первый формирователь 12 поступает на вход первого блока 15 и начинает продвигаться по нему. Так каквеличина задержки первого блока 15не меньше времени между входными им"пульсами,то импульс, сформированный вторым Формирователем 13 по заднему фронтуимпульса с третьей входной шины 30,поступает на С-входы первого регист8 23 1 (.Б д и 45 ЙО Я ра 17 в такое время, когда на какомто из выходов первого блока 15 присутствует сигнал, т.е, взаимныйсдвиг импульсов на первой и третьейвходных шинах (Фиг. 2 ж) отражаетсякодом, записанным в первый регистр17, В первый регистр 17 каждь 1 й период по заднему фронту импульса стретьей входной. шины 30 записываетсякод Фазового сдвига сравниваемых, частот. По переднему Фронту импульсатретьей входной шины 30, сформиро ,ванному третьим формирователем,.указанный код переписывается во вто рой регистр 18. Таким образом, вовтором, регистре 18 хранится код фа "зового сдвига сравниваемых частотпредыдущего периода, а в первом регистре 17 - текущего периода, Элемент19 сравнивает коды на выходах первого и второго регистров 17 и 18 и, Формирует один йз трех сигналов(фиг. 2 и, к, л),Сигнал АВ формируется, еслизначение кода в первом регистре 17превышает значение кода во второмрегистре 18 (фиг. 2 л), сигнал А ( В -если код второго регистра 18 больше(фиг. 2 м), и сигнал А, = В - при равенстве кодов (фиг, 2 н), Сигналы свыходов элемента 19 (фиг. 2 и к, л)поступают на элементы И 20 - 22,которые также связаны с вь 1 ходамивторого 7 и третьего 8 триггеров ивыходом второго блока 16 задержки.Первый, второй и третий элементыИ 20 - 22 открыть 1 по входам, соединенным с выходами второго и третьеготриггеров 7 и 8.Так как величина задержки на вто,ром блоке 16 превышает суммарноевремя задержки на первом и второмрегистрах 17 и 18 и элементе 19, тоимпульс, сформированный вторым Формирователем 13 и задержаннь 1 й вторымблоком 16, поступает на первый, второй и третий элементы И 20 - 22 после того, как элемент 19 сформируетсигнал, соответствующий соотношениюкодов. Если частота на первой ьходной шине 28 выше чем частота натретьей входной шине 30 (Фиг. 2 а,б),то Фазовый сдвиг между входными им.пульсами увеличивается, значение ко.да в каждом последующем периоде.становится меньше и элемент 19 фоомирует сигнал на выходе А ( В(фиг. 2 к). В этом случае импульс выхода второго блока 16 устройства задержки через первый элемент И 20 и четвертый элемент ИЛИ 26 устанавли-, вает в единичное состояние третий триггер 9 и на втором выходе 32 появ. ляется сигнал (фиг. 2 н). Если частота на первой входной шине 28 (фиг.2 а) киже частоты на третьей входной шине 30 (фиг. 2 б), то элемент 19 формиру-, ет сигнал на выходе АВ (фиг.2 к) и задержанный вторым блоком 16 импульсчерез второй элемент И 21 и первый элемент ИЛИ 23 устанавливает в единичное состояние первый триггер 6 и через элемент ИЛИ 2 ч обнуляет третий триггер 9, На первом выходе 31 появляется сигнал (Фиг. 2 м), а на второмвыходе 32 сигнал пропадает (фиг. 2 н),Если частоты на первой и третьейвходных шинах 28 и 30 равны, тс элемент 19 формирует сигнал на выходеА =. В, а импульс с выхода второго блока 16 устанавливает в единичноесостояние пятый триггер 10 и черезвторой и пятый элементы И 21 и 27обнуляет перцый и четвертый триггеры6 и 9Таким образом, при значительномрассогласовании входных частот их сравнение осуществляет блок 1 выделения разности частот, при этом импульсом с соответствующего выходаблока 11 устанавливаются в единичное состояние первый и второй триггеры 6 и 7 или четвертый и третий триггеры 9 и 8, Срабатывание второго 7 или третьего 8 триггеров блокирует прохождение импульса с выхода второго блока 16, исключая работу элемента 19 (Фиг. 2 д, и, н), При малой разности частот их сравнение осуществляет элемент 19.Остальные каналы устройства работают аналогично описанному. Комбинация сигналов на выходах трех каналов позволяет определить соотношение входных частот. Из описания работы устройства следует, что на первых вьходных шинах 31, 3 ч и 37 первого, второго и третьего каналов 1 - 3 Формируется сигнал, если частота на первом входе канала ниже частоты на втором входе канала, на вторых выходных шинах 32, 3и 38 первого, второго и третьего каналов 1 - 3 Формируется сигнал, если частота на первом входе канала выше частоты на втором входе канала, на третьих вы23-1 11 158 45 50 55 9ходных шинах 33, 36 и 39 первого,второго и третьего каналов 1 - 3 Формируется сигнал при равенстве частотна входах канала,Избыточность выходов позволяетосуществлять дискриминирование входных частот с повышенной надежностью,т.е. отказ любого элемента устройства не влияет на конечный результат.Так как выходные сигналы Формируют по результатам обработки текущегои предыдущего периодов, то сигналына выходах дискриминатора изменяютсясразу после изменения разности входных частот, Благодаря этому повышается точность выбора частоты в условиях изменения входных частот. Формула изобретения ЦиФровой дискриминатор частоты импульсов, содержащий идентичные первый, второй и третий каналы обработки сигнала, каждый из которых содержит первый счетчик импульсов, с первого по четвертый триггеры, при этом выход первого триггера подключен к первому выходу данного канала обработки сигнала, первые входы пер.вого, второго и третьего каналов обработки сигнала .соединены соответственно с первой, второй и третьейвходными шинами, первые выходы первого, второго и третьего каналовобработки сигнала соединены с первойгруппой выходных шин этих каналов,первый вход первого канала обработкисигнала подключен к второму входу второго канала обработки сигнала, первый вход второго канала обработкисигнала - к второму входу третьегоканала обработки сигнала, первыйвход третьего канала обработки сигнала - к второму входу первого каналаобработки сигнала, о т л и ч а ющ и й с я тем, что, с целью повышения,точности выбора 1 частоты, в каждый из каналов обработки сигнала введены блок выделения разностной частоты, первый, второй и третий Формирователи импульсов, второй счетчик импульсов, пятый триггер, первый и второй блоки задержки, первый и второй регистры, элемент сравнения, , первый, второй и третий элементы И, с первого по пятый элементы ИЛИ, при этом первый вход каждого канала обра. ботки сигнала соединен с первым вхо 5 1 О 15 20 25 30 35 дом блока выделения разностной часто-,ты, со счетнь:и входом первого счетчика импульсов и входом первого Формирователя импульсов, второй вход каждого канала обработки сигнала подключен к второму входу блока выделения разностной частоты, к счетномувходу счетчика импульсов и к входамвторого и третьего Формирователейимпульсов, первый выход блока выделения разностной .частоты соединен сЯ-входом второго триггера и первымвходом первого элемента ИЛИ, выходкоторого подключен к Я-входу первоготриггера и к первым входам второгои третьего элементов ИЛИ, второй выход блока выделения разностной частоты соединен с Я в вход третьеготриггера и первым входом четвертогоэлемента ИЛИ, вьход которого подклю"чен к Б-входу четвертого триггера, квторому входу третьего элемента ИЛИи к первому входу пятого элементаИЛИ, при этом вторые входы четвертогои первого элементов ИЛИ соединены соответственно с выходами первого ивторого элементов И, первые входыкоторых подключены к вьходам второгои третьего триггеров соответственно,к К-входам первого и второго счетчиков соответственно, а также к перво-му и второму входам третьего элемента И соответственно, выход котооогосоединен с К-входом пятого триггераи с вторыми входами ворого и пятогоэлементов ИЛИ, а выход пеоваго формирователя импульсов подключен к входупервого блока задержки, выходы которого соединены поразрядно с Р-входами первого регистра, вьход второгоФормирователя импульсов подключен квходу второго блока задержки и кС-входам первого регистра, выходыкоторого поразрядно соединены сР-входами второго регистра и с первойгруппой входов элемента сравнения,вторая группа входов которого подключена поразрядно к выходам второгорегистра, при этом выход А ( В элемента сравнения соединен с вторьмвходом первого элемента И, выходА ) В, - с вторым входом первого элемента И, а выход А = В - с третьимвходом третьего элемента И, выходтретьего Формирователя импульсов под-.ключен к С-входам второго регистра,выход второго блока задержки соединен с третьими входами первого и вто"11 1532344 12 рого элементов И и с четвертым входом третьего элемента И, выходы первого и второго счетчиков импульсовсоединены с С-входами второго итретьего триггеров соответственно,а выходы четвертого и пятого тригге 1 Составитель А,Смирнов Техред Л,СердюковаЧКорректор Л.Патай 1Редактор А,Огар Заказ 2097 Тираж 665 ПодписноеВНИИПИ Государственного комитета по изобретениям и о рниям и отк ытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д4/5 твенно-издательский комбинат Патент , . р д,1г.ужго о ул. Гагарина, 101Производс 6 б д И Ю Я б ров являются вторым и третьим выходами каналов отработки сигнала и соединены соответственно с второй и 5третьей выходными шинами данного канала обработки сигнала,