Устройство для формирования псевдослучайных сигналов

,/ ЕТЕЛЬСТВ выход ко входом р вход кот выходом тий вход оединен с первымуправления, второйединен с первымующего блока, трео соединен с треть орогогистрарого с(21) (22) (46) (72) С.П. ненк (53) (56) В 99 торо ОСУДАРСТВЕННЦЙ КОМИТЕТ СССРПО, ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 9952923754052/24-2119.06.8415.01.86. Бюл, У 2И.Д.Горбенко, Ю.В.Стасев,аронин, А.А.Замула, П.Т.Лити А.А,Чижов621,374,2(088,8)Авторское свидетельство ССС292,кл. Н 03 К 3/84, 1979,(54) (57) 1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ПСЕВДОСЛУЧАЙНЫХ СИГНАЛОВ поавт, св, В 995292, о т л и ч а ю щ е.е с я тем, что, с целью расширенияфункциональных возможностей за счетосуществления возможности формирования больших ансамблей последовательностей, в него дополнительновведены блок управления, второйрегистр сдвига, группа элементов.И,элемент ИЛИ, коммутирующий блок,регистр управления, первый и второйсумматоры по модулю два, элемент И,первый вход которого, объединенныйс первым входом второго регистрасдвига, .соединен с выходом первогосумматора по модулю два, первыйвход которого соединен с выходомэлемента ИЛИ, входы которого соединены с выходами элементов И группы, первые входы которых соединеныс выходами соответствующих. разрядоввторого регистра сдвига, второйвход которого соединен с первым выходом блока управления, второйвыход которого соединен с первымвходом коммутирующего блока, второйвход которого соединен с третьимвыходом блока управления, четвертый 8020526 входом второго регистра сдвига ипятым выходом блока управления,шестой выход которого соединен с вторым входом элемента И, третий входкоторого соединен с вторым выходомкоммутирующего блока, группа выходов которого соединена с вторымивходами соответствующих элементовИ группы, выход регистра управлениясоединен с вторым входом первого сФсумматора по модулю два, выход элемента И соединен с первым входом второго сумматора по модулю два, первый вход которого соединен с вторым С,выходом блока кодообразования, группа входов блока управления соедине- Сна с соответствующими третьимивыходами программного блока, входблока управления соединен с четвертым выходом блока умножения,2. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блок управления содержит последовательносоединенные регистр памяти, дешифратор, группу элементов И, группурегистров управления длительностьюсигнала и первый элемент ИЛИ, первый, второй, третий, четвертый ипятый элементы И, последовательносоединенные группы регистров начального состояния и второй элементИЛИ, первый и второй счетчики,первый и второй триггеры, генератортактовых импульсов, элемент НЕ,дискретный согласованныи фильтр,1205262 Составитель О.Бурмистрово Техред Т.Дубинчак Ко ектор В.Бут едактор А аз 8538/57 4/5 ППП "Патент", г. Ужгород, ул. Проектн Тира ИИПИ Госуд о делам и Москва, ЮоЫкам йьу гу 871 Подписноерственного комитета СССРобретений и открытийвыход которого соединен с входомвторого триггера, первый выход регистра памяти соединен с первым входом первого элемента И и входомэлемента НЕ, выход которого соединен с первым входом пятого элементаИ, второй вход которого, объединенный с вторым входом первого элемента И, соединен с выходом третьегоэлемента И, первый вход которого,объединенный с входами первого ивторого счетчиков, первого триггера и первым входом второго элементаИ, соединен с выходом генераторатактовых импульсов, выход первогосчетчика соединен с вторым входомвторого элемента И, выход которогосоединен с входом регистра памятии вторыми входами элементов И группы, выход второго элемента ИЛИ соединен с первым входом четвертогоэлемента И, второй вход которогосоединен с выходом первого триггера,выход второго счетчика соединен свторым входом третьего элемента И,выход первого элемента И соединенс входом первого регистра начального состояния группы, выход пятогоэлемента И соединен со входом второго регистра начапьного состояниягруппы. 12052623, Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что коммутирующий блок содержит регистр, счетчик, первую группу элементов И, первый элемент ИЛИ, вторую группу элементов И, группу элементов НЕ, регистр длительности, второй элемент ИЛИ, триггер, первый вход которого соединен с выходом второго элемента ИЛИ, входы которого соединены с выходами элементов И второй группы, первые входы элементов И которой соединены с выходами первой группы выходов регистра, вторая группа выходов которого соединена с соответствующими первыми входами элементов И первой группы, вторые входы элементов И которой соединены с соответствующими выходами регистра длительности и входами элементовНЕ группы, выходы элементов НЕ которой соединены с вторыми входами элементов И второй группы, третьи входы элементов И первой группы соединены с выходами соответствую- щих разрядов счетчика, выходы элементов И первой группы соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом регистра, второй вход которого соединен с вторым выходом триггера.Изобретение относится к импульсной технике.Целью изобретения является расширение функциональных возможностейза счет осуществления возможности5формирования больших ансамблей последовательностей.На фиг. 1 представлена функциональная схема устройства для формирования псевдослучайных сигналов,Она фиг, 2 - функциональная схемаблока управления, на фиг. 3 - функциональная схема коммутирующегоблока,Устройство содержит (фиг. 1) первый счетчик 1, второй счетчик 2,первый 3, второй 4, третий 5 блокикоммутации, формирователи 6 остатков,блок 7 умножения, блок 8 кодообразования, блок 9 элементов И, дели 2тель 10 частоты, блок 11 памяти, блок 12 хранения, программный блок 13, первый регистр 14 сдвига, генератор 15 управляемых импульсов, блок 16 управления, второй регистр 17 сдвига, группу 18 элементов И, элемент ИЛИ 19, коммутирующий блок 20, регистр 21 управления, первый сумматор 22 по модулю два, элементвИ 23 и второй сумматор 24 по модулю два. Выходы первого счетчика 1 соединены с входами первого блока 3 коммутации, выходы которого соединены с входами формирователей 6 остатков, выходы которого соединены с входами второго блока 4 коммутации, выходы которого соединены с входами регистра 14 сдвига, выходы которого соединены с входами третьего блока 5 коммутации, выходы которогомое для представления максимального остатка по максимальному модулю Рь,. При этом каждому триггеру регистра 14 должно соответствовать два элемента ИЛИ любого формирователя 6 остатков "(для установки в "0" и в "1"), а каждому элементу ИЛИ последнего должно соответствовать такое число элементов И, сколько возможных ситуаций приводит к переводу одного триггера регистра.14 в соответствующее состояние, А так как у каждого формирователя 6 остатков имеется свое определенное число элементов ИЛИ, которые соответствуют определенному числу триггеров регистра 14, то блок 4 коммутации, подобно блоку 3 коммутации, и осуществляет под воздействием определенной, соответствующей модулю Р, серии входных коммутирующих импульсов коммутацию определенных выходов формирователей 6 с определенными входами регистра.Так как для формирования остатков от числа по определенному модулю Р, задействуется определенное число триггеров регистра 14 и определен ный формирователь 6 остатков, то при этом должно быть обеспечено соединение других входов определенного формирователя Ь остатков с выходами определенного числа триггеров регистра 14, Эту функцию выполняет блок 5 коммутации под воздействием определенной, соответствующей модулю Р серии управляющих импульсов.Блок 7 предназначен для умножения двух чисел для формирования мультипликативной группы поля СР(Р). Для этого перед началом работы из блока 12 в блок 7 поступает код модуля Р наименьшего перво- образного элемента 6, поля СР(Р), из блока 13 в блок 7 поступают тактовые импульсы "Начало счета". Для получения каждого последующего числа - элемента мультипликативной группы, блок 7 обеспечивает умножение предыдущего числа элемента а", код которого поступает на его первые входы с выходов блока 5 коммутации, на первообразный элемент 8 поля и по своему первому выходу выает в двоичном последовательномоде число, которое поступает последовательно в формирователи 6,еред моментом выдачи очередного числа в формирователи 6 по третьим1205262 8выходам блок 7 выдает в блок 8 кодообразования код числа - элементаа,, а по пятому выходу в блок 8и блок 11 сигнал "Такт считываниячисла - элемента", а с второго выхода блока 7 на первые входы счетчика 1 и регистра 14 поступает сигнал"Конец умножения 11, приводящий висходное нулевое состояние счетчик 1 и регистр 14, подготавливая их 1 О для работы по отысканию очередногоостатка а= А, (модуль Р), Вследующий момент с первого выходаблока 7 в формирователи 6 считывается код числа А, Счетчик 2 скаждым сигналом "Такт считываниячисла - элемента, поступающим наего первый вход с выхода блока 7,выдает по своим выходам в делитель10 код числа данных тактов, посту 15 20 пающих к данному моменту, Делитель10 осуществляет деление числа И == Р - 1 (Р было записано ранеев делитель 10 из блока 12) на кодчисла тактов, и если результат деления является дробным числом, тоделитель 10 выдает на второй входблока 9 элементов И сигнал, открывающий его и разрешающий тем самымзапись кода числа - элемента а, свыходов блока 5 в блок 11 памяти.Записываемые таким образом в блоккоды определенных элементов представляют собой другие первообразныеэлементы поля СР(Р), т,е. следуятеории .чисел, любое 9= Вк(модуль Р), где К, Р, - 1 = 1,т.е. взаимно простые К и Р - 1 ягляются первообразным элементом поляСР(Р),Таким образом, делитель 10 осуществляет определение момента поступления очередного К, взаимно простого с Р, - 1 числа "Тактов считывания числа - элемента", При этомн К45 а = 6 . (модуль Р), где 6;очередной первообразный элемент поля, и тем самым записывается вблок 11.По окончании формирования всех50 элементов мультиплйкативной группыполя СР(Р, ) из блока 7 по четвертому выходу в блок 8 поступает сигнал"Конец формирования группы", на основании которого блок 8 начинает55 считывать код псевдослучайной последовательности, сформированной к данному моменту на основании кодов чисел - элементов поля СР(Р,), посту 1205262 10пающих на его входы, и управляющих сигналов, поступающих на его третий вход из блокаи шину управляющих входов из блока 13.Одновременно сигнал, соответствующий определенному модулю Р, поступает в блок 16 управления. В блоке 16 управления осуществляется выбор начального. состояния и управляющих импульсов для формирования задающего ортогонального сигнала. Через первый выход блока 16 управления во второй регистр 17 сдвига записывается начальное состояние для формирования задающего ортого-нального сигнала, а через четвертый выход в регистр 21 управления записываются управляющие импульсы. Через второй выход блока 16 управления устанавливает коммутирующий блок 20 в начальное состояние, при котором на первом выходе действует единичное значение, а на других и вто- ром выходах - нулевое значение сигнала.На второй вход коммутирующего блока 20 поступает код, соответствукнций длительности формируемого сигнала.Второй регистр 17 сдвига содержит- 2 ячеек памяти (триггеров), где Х - показатель степени, соответствующий максимально возможной формируемой длительности сигнала. Элементы И группы 18 соединены только с выходами тех ячеек памяти второго регистра 17 сдвига, номера которых кратны 2 , где 1 = 1,Х В регистр 21 управления с четвер" того выхода блока 16 управления записывается управляющая последовательность.Управляющая последовательность и выбор начального состояния второго регистра 17 сдвига в блоке 16 управления осуществляется в результате анализа двоичного кода формируемого задающего ортогонального сигнала из матрицы Адамара порядка Е = 2 . Если номер строки (столбца) в двоичном коде заканчивается нулем, то во второй регистр 17 сдвига необходимо записывать начальное состояние "11", иначе "10". Чтобы получить управляющую последовательность, необходимо записать номер строки в двоичной форме и сосчитать в регистр управ 5 10 15 20 25 ЗО 35 40 45 50 55 ления лишь 1 - 1 первых разрядовэтого номера.Например, . = 2 = 16, возьмемшестую строку, В двоичной форме номер строки есть "0110". Тогда начальное состояние для второго регистра сдвига 17 выберем " 11", апоследовательность имеет вид "011",В процессе функционирования устройства тактовые импульсы с шестого выхода блока 16 управления поступают на вход второго регистра 17сдвига и коммутирующего блока 20.Первоначально последовательность,записанная во второй регистр 17сдвига, через первый элемент Игруппы 18, элемент ИЛИ 19 суммируется по модулю два с первым элементом управляющей последовательности,записанной в регистр 21 управления,в сумматоре 22 по модулю два.Полученные элементы сигналазаписывают снова во второй регистр17 сдвига, Таким образом, сформированы четыре элемента сигнала. Коммутирующий блок 20 подсчитываетчисло тактовых импульсов и через2 тактов, где т. = 1, , открываетЯи переносит единичное значение навход 1.-го элемента И группы 18 (наэлементах И с 1 по (1 - 1) и с( 1. + 1) по Х-й группы 18 действуетнулевое значение) и сдвигает наодин такт управляющую последовательность, записанную в регистре 21управленця,Таким образом, через Е - 1 тактсформируется одна из строк матрицыАдамара размерностью Б, котораязапишется в . ячейках памяти второго регистра 17 сдвига.Через 1. - 1 такт коммутирующийблок 20 формирует на своем выходеединичное значение, которое действует на третьем входе элемента И 23.При поступлении из блока 7 почетвертому выходу в блок 8 и блок16 управления сигнала "Конец формирования группы" блок 8 кодообразования начинает считывание во второйсумматор 24 по модулю два кода псевдослучайной последовательности, аблок 16 управления формирует единичное значение на своем пятом выходе,тем самым разрешая прохождение навторой сумматор 24 по модулю двачерез элемент И 23 задающего ортогонального сигнала. Таким образом навыходе второго сумматора 24 по мо соединены с входами блока 7 умножения и входами блока 9 элементов И,выходы которого соединены с входамиблока 11 памяти, первый вход которого соединен с четвертым выходомпрограммного блока 13, пятый выходкоторого соединен с вторым входомблока 11 памяти, первым входом делителя 10 частоты и первым входомвторого счетчика 2, выходы которого соединены с группой входов де-.лителя 10 частоты, выход которогосоединен с входом блока 9 элементовИ. Первый выход блока 7 умножениясоединен с входом формирователя 6остатков, группа входов которогосоединена с выходами третьего блока5 коммутации. Второй выход блока 7умножения соединен с первым входомрегистра 14 сдвига и с первым входом счетчика 1, второй вход которого соединен с вторым входом регистра 14 сдвига, первым входомблока 7 умножения и вторым выходомпрограммного блока 13, первый выход которого соединен с вторым входом блока 7 умножения, группа выходов которого соединена с группойвходов блока 8 кодообразовайия,первый вход которого соединен с вторым входом блока 16 управления ичетвертым выходом блока 7 умножения,пятый выход которого соединен свторым входом счетчика 2 и вторымвходом блока 8 кодообразования,третий вход которого соединен стретьим входом блока 7 умноженияи выходом блока 12 хранения, входыкоторого соединены с входами блока16 управления, выходами программно- .го блока 13 и входами генератора15, первый выход которого соединенс входом блока 3 коммутации, Второйвыход генератора 15 соединен с входом блока 4 коммутации, третийвыход генератора 15 соединен с входом блока 5 коммутации. Выход блока 11 памяти соединен с четвертымвходом блока 7 умножения. Шестойвыход программного блока соединенс четвертым входом блока 8 кодообразования, первый выход которого соединен с входом программного блока13. Второй выход блока 8 кодообразования соединен с входом сумматора 24 по модулю два. Первый выходблока 16 управления соединен с входом регистра 17 сдвига, выходы которого через элементы И группы 181205 10 20 25 30 35 40 45 50 262 4соединены с входами элемента ИЛ выход которого соединен с первым входом сумматора 22 по модулю два, второй вход которого соединен с выходом регистра 21 управления. Группа выходов коммутирующего блока 20 соединена с входами элементов И группы 18, Первый вход регистра 21 управления соединен с четвертым выходом блока 16 управления, второй выход которого соединен с первым входом коммутирующего блока 20, второй вход которого соединен с третьим выходом блока 16 управления, шестой выход которого соединен с третьим входом коммутирующего блока 20 и соответствующим входом регистра 17 сдвига, вход которого соединен с выходом сумматора 22 по модулю два и первым входом элемента И 23, второй вход которого соединен с пятым выходом блока 16 управления. Первый выход коммутирующего блока 20 соединен с вторым входом регистра 21 управления. Второй выход коммутирующего блока 20 соединен с третьим входом элемента И 23, выход которого соединен с входом сумматора 24 по модулю два.Блок 16 управления (фиг. 2) содержит последовательно соединенные регистр 25 памяти и дешифратор 26, первый элемент И 27, элемент НЕ 28, второй элемент И 29, первый счетчик 30, третий элемент И 31, группу 32 элементов И, группу регистров 33 начального состояния, второй счетчик 34, первый триггер 35, генератор 36 тактовых импульсов, группу регистров 37 управления длительностью сигнала, второй элемент ИЛИ 38, четвертый элемент И 39, первый элемент ИЛИ 40, последовательно соединенные дискретный согласованный фильтр 41 и второй триггер 42, а также элемент И 43. Выходы дешифратора 26 соединены с первыми входами элементов И группы 32, вторые входы которых соединены с входом регистра25 памяти и выходом элемента И 29, вход которого соединен с выходом счетчика 30, вход которого соединен с выходом генератора 36, вторым входом элемента И 29, входом элемента И 31, входом триггера 35 и входом счетчика 34, выход которого через элемент И 31 соединен с входом элемента И 43 и входом элемента И 27, выход которого соединен с входомУстройство для формирования псевдослучайных сигналов (фиг. 1) работает следующим образом.В соответствии с заданной программой блок 13 выдает сигнал по одному из своих третьих выходов, каждый из которых соответствует определенному модулю Р, и наименьшему первообразному элементу 0; поля СГ(Р,), По одному из этих сигналов на одном из своих входов блок 12 выдает в блок 8 и делитель 10 код модуля Р а в блок 7 - код модуля 50 первого регистра 33 начального состояния группы, выход которого через элемент ИЛИ 38 соединен с входом элемента И 39, второй вход которого соединен с выходом триггера 35. Выход элемента И 43 соединен с входом второго регистра 33 начального состояния группы, выход которого соединен с входом элемента ИЛИ 38. Пер о вый выход регистра 25 памяти соединен с входом элемента И 27 непосредственно, а с входом элемента И 43 - через элемент НЕ 28, Выходы элементов И 32 группы соединены соответствующими регистрами 37 управления длительностью сигнала, выходы 1которых соединены с входами элемен- та ИЛИ 40.Коммутирующий блок 20 (фиг, 3) содержит регистр 44, счетчик 45, первую группу элементов И 46, первый элемент ИЛИ 47, вторую группу элементов И 48, группу элементов НЕ 49, регистр 50 длительности, последо вательно соединенные второй элемент ИЛИ 51 и триггер 52. Входы второго элемента ИЛИ 51 соединены с выходами элементов И 48, первые входы которых соединены с выходами первой ЗО группы выходов регистра 44, вторая группа выходов которого соединена с первыми входами элементов И 46, вторые входы которых соединены с выходами регистра 50 длительности и входами элементов НЕ 49, выходы которых соединены с вторыми входами элементов И 48, третьи входы элементов И 46 соединены с выходами счетчика 45. Выходы элементов И 46 сое О динены с входами элемента ИЛИ 47, выход которого соединен с первым входом регистра 44, второй вход которого соединен с вторым входом триггера 52.45 Р, и код первообразного элемента6,. По поступлении сигнала на одиниз своих входов генератор 15 Формирует на каждом из своих выходов серии управляющих импульсов, которыесоответствуют длине И = Р, - 1,Эти серии импульсов поступают науправляющие входы блоков 3-5 коммутации, которые под их воздействиемосуществляют коммутацию определенного числа, соответствующего длинесерии И, своих входов и выходов,Кроме того, блок 13 в тот же моментсигналом по одному из выходов приводит в исходное нулевое состояниеделитель 10, блок 11 и счетчик 2.Формирователи 6 остатков предназначены для Формирования остатка поопределенному модулю Р, от поступающего на него кода числа с выходаблока 7. В процессе Функционированияустройства в целом тактовые импульсыпоступающие с второго выхода блока13 на входы счетчика 1 и регистра14, сопровождают импульсы кода сравниваемого по модулю Р числа, поступающего с выхода блока 7 на входыформирователей 6. Количество состояний счетчика 1 определяется израссмотрения остатка от деления веса каждого разряда сравниваемогочисла на выбранный модуль Р, Еслиполучаемая последовательность цифримеет период повторения, то количество состояний счетчика 1 равноколичеству цифр в периоде. Если результат от деления представляет некоторую последовательность цифр без периода, то количество состояний счетчика 1 равно количеству разрядов в передаваемом числе, т,е. определенное число выходов (разрядов) счетчика 1 соответствует определенному модулю Р, и, следовательно, определенному формирователю 6 остатковБлок 3 коммутации осуществляет под воздействием определенной, соответствующий модулю Р;, серии входных управляющих импульсов коммутацию определенных выходов счетчика 1 с определенными входами формировагелей 6, Выходные сигналы с формирователей 6, при наличии тактовых импульсов на другом входе регистра 14, должны запоминаться в последнем, который имеет количество разрядов, необходи 1205262 1225 дулю два формируется производныйсигнал.Блок 16 управления (фиг. 2) работает следующим образом.Код длительности формируемого5сигнала поступает на регистр 25 памяти в параллельном коде и записывается в него. Дешифратор 26 анализирует поступивший код и выдает наодном из своих выходов единичное 10значение, соответствующее показатЕлю степени формируемого сигнала.Одновременно с первого выхода регистра 25 памяти на вход элементаИ 27 и элемента НЕ 28 действует нулевое или единичное значение сигнала. Если в первой ячейке памяти регистра 25 записана единица, то через элемент И. 27 проходит два тактовых импульса, которые считают начальное состояние "11" с регистра33 начального состояния и элементИЛИ 38.во второй регистр 17 сдвига.Если в первой ячейке памяти регистра 25 памяти записан ноль, то навыходе элемента НЕ 28 будет едини, ца, а на выходе элемента И 27ноль и тактовые импульсы пройдутчерез элемент И 43 на регистр 33начального состояния, где хранитсяначальное состояние "10". Число тактовых импульсов, которое необходимопропустить через элемент И 31,подсчитывает счетчик 34 импульсов.Счетчик 30 считает мо модулю К + 135и разрешает прохождение через элементИ 29 К - 1 тактовых импульсов отгенератора 36 тактовых импульсов.Тем самым в коммутирующий блок 20записывается (через блоки 32, 37и 40) управляющая последовательностьдлительности сигнала, а в регистр21 управления управляющая последовательность. Триггер 35 первоначальнонаходится .в единичном состоянии иразрешает прохождение одной единицыс элемента ИЛИ 38 в коммутирующийблок 20,При поступлении первого тактовогоимпульса на вход триггера 35 он50переходит в нулевое состояние и закрывает элемент И 39,При приеме кода сигнала "Конецформирования группы" на выходе дискретного согласованного фильтра 41.появляется импульс, которыи переводитч51триггер 42 в единичное состояниеиз нулевого. Необходимо отметить,что формирование ортогонального задающего сигнала должно закончить=ся раньше или одновременно с формированием псевдослучайной последовательности,Коммутирующий блок 20 (фиг 3)работает следующим образом.Из блока 16 управления в первоначальный момент времени в регистр44 записывается в К -й элемент памяти единица, в остальные ячейкипамяти записаны нули.В регистр 50 длительности записывается управляющая последовательность, содержащая К -первых нулей и 1 последующих единиц. Триггер52 устанавливается в нулевое состояние. При поступлении на входкоммутирующего блока 20 тактовыхимпульсов счетчик 45 начинает подсчитывать их. Так как на входеК-го элемента И 46 действует единичное значение, то через два тактовыхимпульса на выходе К -той ячейкипамяти счетчика 45 импульсов появляется единичный импульс, которыйчерез К -й элемент И 46, элементИЛИ 47, переписывает единицу врегистре 44 в К - 1 элемент памятии поступает на вход регистра 21управления, производя сдвиг на одинэлемент управляющей последовательности. Импульс перезаписи единицыв регистре 44 возникает каждые 2Ртактов, 1 = 1, 1 . Одновременно содержимое ячеек памяти регистра 44сравнивается с содержимым ячеекпамяти регистра 50 длительности,причем К-ячейка регистра 44сравнивается с К - 1 ячейкойрегистра 50 длительности,После того, как счетчик 45 подсчитвает , - 2 = 2 - 12 испульсов (тактов) в регистре 44, единица находится в К + 1 ячейках памяти, а сравнение производится с .К - 1 ячейкой памяти регистра 50 длительности, в которую записан ноль. Тем самым через ( К-)-й элемент НЕ группы 49 на вход ( К -- ) + 1)-го элемента И группы 48 действует единичное значение, которое через элемент ИЛИ 51 переводит триггер 52 в единичное состояние и разрешает прохождение сформированного ортогонального сигнала на второй сумматор 24 по модулю два через элемент И 23 с второго регистра 17 сдвига.