Амплитудный дифференциальный дискриминатор

(51)М. Кл.з6 05 В 1/01 Н 03 К 5/20 с присоединением заявки Йо Государственный комитет СССР по делам изобретений и открытий(71) Заявител 4) АМПЛИТУДНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ ДИСКРИМИНАТО Эт е 25 30 Изобретение относится к ядерн приборостроению и предназначено отбора импульсов по амплитудам с д тектора ядерных излучений.Известен многоканальный цифровой дискриминатор, содержащий в каждом канале кольцевой десятираэрядный сдвиговый регистр, блок установки уровней анализа и блок ширины дифференциального окна, триггер и логические элементы И ).13Цифровой дискриминатор работает с временным преобразователем аналогкод и последующим запоминанием импульсов определенной частоты. и импульсы поступают на вход кольц вого сдвигового регистра в цифровом дискриминаторе. При помощи переключателей устанавливаются коды уровня дискриминации и ширины окна. Если количество импульсов, поступивших на вход сдвигового регистра лежит в пределах ширины окна, то на выходе дискриминатора появЛяется импульс, который записывается в определенный канал блока памяти информации, При помощи переключателей имеется возможность изменить уровень дискриминации и ширины окна. Тогда импульсы с выхода дискриминатора будут записываться в другие каналы блока памяти информации.Недостаток этого устройства заключается в большом времени анализа.Известен амплитудный дифференциальный дискриминатор, содержащийгенератор тактовых импульсов, регистрадреса цифровых окон, блок памятинижних и верхних порогов, блок памяти информации, два сумматора, блокотбора, амплитудно-цифровой преобразователь 21,Выходы регистра адреса цифровыхокон подключены к адресным входамблока памяти нижних и верхних порогов, выходы амплитудно-цифровогопреобразователя подключены ко входамобоих сумматоров, к другим входампервого и второго сумматоров подключены соответственно выходы блока памяти нижних и верхних порогов,а выходы сумматоров подключены ковходам блока отбора, выход которогоподключен к счетному входу блокапаМяти информации. Сначала амплитудавходного импульса анализируется наамплитудно-цифровом преобразователе,где определяется его цифровой код.После этого происходит сравнениена сумматорах этого кода с кодами порогов. При этом регистр адреса цифровых окон ведет счет и на сумматоре последовательно, возбуждаются коды цифровых окон. Если код анализируемого импульса по величине находится между кодами нижнего и верхнего порогов цифрового окна, то блок передает в блок памяти информации импульсы записи.недостатком этого устройства является большое время анализа импульсов,которое складывается из времени амплитудно-цифрового преобразования ивремени сравнения кодов, а такжесложность аппаратуры за счет влиянияамплитудно-цифрового преобразователя,многоразрядных сумматоров.Целью изобретения является повышение быстродействия,Это достигается тем, что в амплитудный дифференциальный дискриминатор, содержащий генератор тактовыхимпульсов, регистр адреса цифровыхокон, выходы которого соединены с адресными входами блока памяти нижних иверхних порогов и блока памяти информации,введены компаратор,преобразователь код аналог, триггер, формировательдлительности импульса блок опроса,элементы И, причем вход дискриминатора и выход преобразователя коданалог подключены ко входам компаратора, выходы компаратора формирователя длительности импульса и генератора тактовых импульсов подключены ковходам первого элемента И, выход которого подключен ко входу регистраадреса цифровых окон, вход дискриминатора подключен ко входу Формирователя длительности импульсов, выходыкомпаратора, блока опроса и триггера подключены ко входам второго элемента И, выход которого подключенк счетному входу блока памяти информации, выходы блока памяти нижних иверхних порогов подключены ко входам преобразователя код-аналог, выход Формирователя длительности импульсов подключен ко входам триггера. и блока опроса, а выход триггера подключен к управляющему входублока памяти нижних и верхних порогов. На чертеже изображена функциональная схема дискриминатора.Устройство содеррит компаратор 1, преобразователь 2, блок 3 памяти нижних и верхних порогов, регистр 4 адреса дифференциальных окон, триггер 5, первый элемент И б, генератор тактовых импульсов 7, форююрователь 8 длительности импульса, блок опроса 9, второй элемент И 10, блок памяти информации 11, вход дискриминатора 12.Выход преобразователя код-аналог 2 и вход дискрйминатора 12 подключены ко входам компаратора 1, выходы компаратора 1, Формирователя 8 длительности импульсов и генератора тактовых импульсов 7 подключены ко входам первого элемента И б, выход которого подключен ко входу регистра 4 адреса дифференциальных окон. Вход дискриминатора 12 подключен ко входуформирователя 8 длительности импульсов. Выходы компаратора 1, блока опроса 9 и триггера 5 подключены ко вхоцам второго элемента И 10, выход которого подключен к счетному входублока памяти информации 11. Выходформирователя 8 длительности импульсов подключен ко входам триггера 5 15 и блока опроса 9, а выход триггера5 подключен к управляющему входу блока 3 памяти нижних и верхних порогов,Выходы регистра 4 адреса дифференциальных окон подключены к адрес ным входам блоков 3 памяти нижних иверхних порогов и информации 11, авыходы блока 3 памяти нижних и верхних порогов подключены ко входам преобразователя код-аналог 2.Устройство работает следующимобразом.В начальный момент, при отсутствии анализируемых импульсов, регистр 4 адреса дифференциальных оконнаходится в таком состоянии, что выбирает первое дифференциальное окноиз блока 3 памяти нижних и верхнихпорогов, а триггер 5 по управляющему входу выбирает верхний порог этого окна. Таким образом на вход преобразователя код-аналог 2 поступаетцифровой код верхнего порога первого дифференциального окна, которыйпреобразуется в аналоговую величину и с выхода преобразователя код аналог 2 поступает на вход компаратора 1.При поступлении анализируемогоимпульса на вход дискриминатора 12срабатывает формирователь 8 длительности импульса, а амплитуда анализируемого импульса запоминается на компараторе на время анализа. На формирователе 8 длительности импульсовформируется прямоугольный импульс, 5 р длительность котррого определяетсявременем анализа. Этот импульс отпирает первый элемент И б по одному извходов. Если амплитуда анализируемого импульса не превышает сигнал свыхода преобразователя код-аналог, тона выходе компаратора 1 присутствуетсигнал запрета, который запирает эле;менты И б и 10.После окончания импульса с выходаформирователя 8 длительности импульсов первый элемент И б запирается по соответствующему входу, а задним фронтом этого импульса переключается триггер 5 и запускается блок опроса 9, Триггер 5 отпирает второй элемент И 10 и по управляющему вхо 765780информации, соответствующих определенным дифференциальным окнам, которые определяются блоком памяти нижних и верхних окон,Формула изобретенияАмплитудный дифференциальный дискриминатор, содержащий генератор тактовых импульсов, регистр адреса цифровых окон, выходы которого соединены с адресными входами блока памяти нижних и верхних порогов и блокапамяти информации, о .т л и ч а ю -щ и й с я тем, что, с целью повышения быстродействия в него введеныкомпаратор, преобразователь код-аналог, триггер, формирователь длительности импульса, блок опроса, элементы И, причем вход дискриминатораи выход преобразователя код-аналогподключены ко входам компаратора,выходы компаратора формирователя длительности импульса и генератора тактовых импульсов подкачены ко входампервого элемента И, выход которогоподключен ко входу регистра адресацифровых окон, вход дискриминатораподключен ко входу формирователядлительности импульсов, выходы компаратора, блока опроса и триггераподключены ко входам второго элемента И, выход которого подключен ксчетному входу блока памяти информации, выходы блока памяти нижнихи верхних порогов подключены ко входам преобразователя код-аналог, выход формирователя длительности импульсов подключен ко входам триггера и блока опроса, а выход триггера подключен к управляющему входу блока памяти нижних и верхнихпорогов.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 378859, кл. С 06 Г 15/36, 1971.2. Соучек Б. "Мини ЭВМ в системах обработки информации", М., изд.каз ал ПП атент", г. Ужгород, ул.Проек 4 508/44 БНИИП и 113035, Тираж 956 Росударственног елам изобретены сква, Ж, Рауш Подпискомитета СССРи открытийкая наб., д. 4/5