Арифметическое устройство

0483 ф 3 75Лрифметпческое устройство, реализую-щее алгоритм, содержит три сдвиговыхрегистра, три сумматора-вычитателя идва коммутирующих блока, причем выходы первого и второго сдвигавших регистроподключены соответственно ко входам первого и второго коммутиоующихблоков, выходы младших разрядов этихрегистров подключены к первым входамсоответственно первого и второго сумматоров-вычитателей, ко вторьп 4 входам которых подключены выходы соответственно торого ц перво о коммутирующих блоко, выход младшего разряда третьегосдвигающсго регистра соединен с первымвходом третьего сумматора-вычитателя,второй вход которого соединен с первымвкодом устройства выходы первого, второго и тре гьего сумматоров-вычцтателей:оодииеиы соответственно с первым, вторьиц и трепим выходами устройства ГЛ,едостатком этого арифметическогоустройства яляется недостаточное быстроде Дат лис, определяемое временел 1 выполпеиця опеыпци поворота вектора приблизительно тапым т 1 тактов где О разрядоноаидов,Цель изобретения - повышение быстродействия арифметического устройства"слдера,1)осталепп 1 я цель достигается тем,что в ариф:.етцческое устройство, содержа иее трц сдигающих регистра, три сумматоа.-вычцтателя и два коммутирующихбла:,а и 1 ииом выходы первого и второгосдвцгиащик регистров подключены соот-.ветсте 1 по ко входам первого и второгокоммутирующих блоков, выходы младшихразрядов зтцк регистров подключены кпервым ходам соответственно первого ивторого сумматора-вычитателей, ко. вто-,рым входам которых. подключены выходысоотьетотанно второ о и первого коммутирующих блоков, выход младшего разрядатретьего сдвигающего регистра соединенс первым входом третьего сумматоравычитателя, второй вход которого соединенс первым входом устройства, выходы первого, второго и третьего сумматора-вычитателей соединены соответственно спервым, вторым и третьим выходамиустройства, дополнительно введены третий, четвертый и пятый коммутирующиеблоки и первый, второй и третий реверсивные счетчики, причем входы третьегочетвертого и пятого коммутирующих. блоков соединены соответственно с выходами первого, второго и третьего сумматоров-вычитателей, а выходы этих коммутируюцп 1 х блоков соединены соответственнос входами первого, второго и третьегосдвигающик регистров, первый, второй итретий реверсивные счетчики соединенышинами обмена информацией соответственно с первым, вторым и третьим сдвигающими регистрами, а счетные входы этихсчетчиков соединены соответственно соО вторым, третьим и четвертым входамиустройства,При работе устройства учитываетсятот факт, что старшие (1 =2) разрядовпеременных Х;, у;, 6;на-й15 итерации могут изменяться только перено сами или займами из младших ( Н -+2)разрядов, Это дает возможность производить вычисления по алгоритму (1) вдва этапа: на 1 -той итерации вначале20 (как и в известных устройствах эа(г)- +2) тактов производится суммирование (вычитание) младших разрядов накомбипационных последовательных сумматорах-вычитателяк, а затем эа один такт25 выполняется суммирование старших разрядов с переносом (займом) иэ младшихразрядов в счетчиках. Таким образом,чем больше номер итерации, тем быстрее опа выполняется.50 .а чертеже показана структурная скема предлагаемого устройства,Схема содержит сдвигающие регистры1 - 3, коммутирующие блоки 4 - 8, реверсцвные счетчики 9 - 11 сумматоры-з 5 вычцтатели 12 - 14, выход 15 Х, выход 16 У выход 17 2выход 18 угловой постоянной, счетные входы 19 - 21счетчика.При работе по алгоритму ( 1) устрой 40 ство работает следуюцим образом.2 Х; , У, и 6; хранятся соответственно в сдвигавших регистрах 1 - 3 (-2)старших разрядов Ку; и О; переданыв счетчики 9 - 11 соответственно,45 С началом очередной итерации по команде из устройства управления коммутирующие блоки 5 и 6 соединяют соответствующие выкоды регистров 1 и 2 совходами сумматоров-вычитателей 13 и50 12 так, что на вход сумматора вычи-(- т)тателя 13 поступает Х; 2а навход сумматора-вычитателя 12 поступает У, 2); коммутирующие блок 4,7 и 8 соединяют соответствующие входы55 регистров 1 и 2 с выходами сумматоров-вычитателей 1214 так, чтобызначения сумм (разностей) (и-+2)младшик разрядов координат и угла за30 35 40 45 50 55 5 75писывались в (о - 1+2) младших разря-дов сдвигающих регистров.Значение ; с выхода сдвигающегорегистра 1 подается на второй вход сумматора-вычитателя 12, где в соответствии с )- вычитается (суммируется) с2Ц, поступающим с выхода коммутирующего блока 6, Значение (П-+2)младших разрядов Х 1+4, полученное навыходе сумматора-вычитателя 12, записывается через коммутирующий блок 4в (о+2) младших разрядов сдвигающего регистра 1,Аналогичным образом производитсязапись младших разрядов У+4 и 6;.+4через коммутирующие блоки 5 и 8 в(Г 1 -+2) младших разрядов, сдвигающих регистров 2 и 3.После выполнения (о- +2) тактовсдвига в младших разрядах сдвигающихрегистров арифметического устройстваполучают (и-+2) младших разрядов( 1, +)-х значений координат и угла, атакже сформированы значения переносовиз этих разрядов в старшие. Процесссдвига заканчивается,Затем в устройстве управления анализируются значения переносов, полученныхна выходах сумматоров и поступающихв устройство управления по линиям 15 -17. При этом, если значение переносапри образовании Х .4 равно 1 иь 1 ЯА;ФЮЯц У к старшим разрядам координаты х;, хранящимся в счетчике 9,прибавляется "1", поступающая иэ устройства управления по входу 19. Еслиже значение переноса при образованииХ +равно" 1" и 5 Яо Ц; = бро У;к старшим разрядам координаты х; прибавляется "-1 ", При переносе, равном0, содержимое счетчика 9 остаетсябеэ изменений,Если значение переноса при образовании У 1+4 равно 1" и Ыцъ; =а 1 ДпХк старшим разрядам координаты У;хранящимся в счетчика 10, прибавляется "1", поступающая из устройства управления по входу 20. Если же значение переноса при образовапии У+4 равно 1"ибцп Ц, М ь 1 дпХ к старшим разрядамкоординаты ы; , прибавляется "-1".При переносе, равном 0", содержимоесчетчика 10 остается без изменений.Если значение переноса при образовании 8равно 1 и ;: - 1, к стар-шим разрядам значения угла 8;, хранящимся в счетчике 11, прибавляется 1,поступающая из устройстм управления 0483 6по входу 21. Если же значение переноса при образовании 8;+равно 1" и, = +1, к старшим разрядам угла Й;прибавляется "-1" При переносе, рав ном "0, содержимое счетчика 11 остается без изменений.После образования старших разрядовпеременных их значения.по шинам обменаинформаций передаются всоответствующие разряды сдвигающих регистров, азатем (-1) старших разрядов передаются иэ регистров в счетчики для выполнения следующей итерации.На этом итерация заканчивается, ипроцесс повторяется до выполнения заданного количества итераций.В конце операции результаты х,1У и 8+ могут быть сняты с соответи+4ствующих им выходов 15 - 17.Эффективность изобретения заключается в повышении быстродействия арифметического устройства приблизительно вдва раза, достигаемым за счет вьщолнения суммирования старших разрядов, спереносом из младших разрядов, в счетчиках за один такт. формула изобретения Арифметическое устройство, содержащее три сдвигающих регистра, три сумматора-вычитатепя и два коммутирующих блока, причем выходы первого и второго сдвигающих регистров подключены соответственно ко входам первого и второго коммутирующих блоков, выходы младших разрядов этих регистров подключены к первым входам соответственно первого и второго сумматоров-вычитателей, ко вторым входам которых подключены выходы соответственно второго и первого коммутирующих блоков, выход младшего разряда третьего сдвигающего регистра соединен с первым входом третьего сумматора-вычитателя, второй вход которого соединен с первым входом устройройства, выход первого, второго и третьего сумматоров-вычитателей соединены соответственно с первым, вторым и третьим выходами устройстм, о т л ич а ю щ и е с я тем, что с целью повышения быстродействия устройства, в него введены третий, четвертый и пятый коммутирующие блоки и первый, второй и третий реверсивные счетчики, причем входы третьего, четвертого и пятого коммутирующих блоков соединены соответственно с выходами первого, второгоИсточники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР% 550634, кл, б 06 Г 7/38, 1975,2, Парини, Система ДИВИК для решения сложных навигационных задач,:"Электронщщ, 1966, Ио 18 (прототип).,и третьего сумматоров-вычитателей, а- рым, третьим и четвертым входами уст. выхбды этих коммутиру ющих блоков сое- ройства,динены соответственно с выходами первого, второго и третьего сдвигающих регистров, первый, второй и третий реверсивные счетчики соединены шинами обмена информацией соответственно с первым, вторым и третьим сдвигаищимирегистрами, а счетные входы этих счетчиков соединены соответственно со вто