Цифровое устройство для подавления пассивных помех

Номер патента: 743208

Автор: Попов

ZIP архив

Текст

Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ743208(22) ЗаявленоО 3.1177 (21) 2540079/18-09с присоединением заявки Мо. Государственный комитет СССР по дедам изобретений и открытий( 5 4 ) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ПАССИВНЫХ ПОМЕХДля этого в цифровое устройстводля подавления пассивных помех, содержащее два канала, каждый из которых состоит из трех основных перемножителей, сумматора и последова тельно соединенных фазового детектора, аналого-цифрового преобразователя, первого и второго блоков памяти,причем первые входы фазовых детекторов каналов объединены, а выходы 15 первого блока памяти и аналого-цифрового преобразователя подключенысоответственно ко входу первого основного еремножителя и первому входу сумматора, второй и третий входыкоторого соединены соответственно свыходами второго и третьего основныхперемножителей, при этом на вторыевходы Фазовых детекторов поданы опорные сигналы, введены вычислительный 25 блок и последовательно соединенныеблок измерения и усреднения междупериодного сдвигафазы помехи и функциональный преобразователь, а в кажцый канал введены два дополнительных ЗО перемножителя, причем первый вход Известно цифровое устройство для подавления пассивных помех, содержащее два канала, каждый из которых состоит из трех основных перемножителей, сумматора и последовательно соединенных фазового детектора, аналого-цифрового преобразователя, первого и второго блоков памяти, причем первые входы фазовых детекторов каналов объединены, а выходы первого блока памяти и аналого-цифрового преобразователя подключены соответственно ко входу первого основного перемножителя и первому входу сумматора, второй и третий входы которого соединены соответственно с выходами второго и третьего основных перемножителей, при этом на вторые входы фазовых детекторов поданы опорные сигналы 1),Изобретение относится к радиотехнике и может использоваться в когерентно-импульсных радиолокационных станциях. Однако известное цифровое устройство не обеспечивает достаточнойэффективности подавления пассивных,помех. Цель изобретения - повышение эффективности подавления пассивных помех.пс, и:го дополнительного перемножителя одного канала соединен с выходомвторого блока памятн другого канала,первый вход и выход второго дополнительного перемножителя соединены соответственно с выходом второго блокапамяти и одним иэ дополнительныхвходов сумматора, другой дополнительный вход которого соединен с выходомпервого дополнительного, перемножителя, а вторые входы дополнительныхперемножителей соединены с выходамивычислительного блока, ко входу которого подключен выход блока измеренияи усреднения междупе 1 иодного сдвигафазы помехи, входы которого соединены соответственно с выходами аналогоцифровых преобразователей и первыхблоков памяти, при этом выход первого основного перемножителя одногоканала подключен к первому входутретьего основного перемножителя этого же канала и первому входу второгоосновного перемножителя другого канала, а вторые входы вторых и третьих,основных перемножителей соединены свыходами функционального преобразователя, при этом блок измерения и усреднения междупериодного сдвига Фазыпомехи содержит последовательно соединенные делитель, функциональныйпреобразователь и логический блок,соответствующие входы которого соединены со входами делителя, а такжедва канала, каждый из которых состоит из первого накопителя, первогоперемножителя и последовательно соединенных второго накопителя, второго перемножителя и усредняющего сумматора, выход которого подключен ксоответствующему входу делителя,при этом второй вход усредняющегосумматора одного канала соединен с 40выходом первого перемножителя другого канала, входы которого соединеныс выходами первого и второго накопителей, причем входы накопителей являются входами блока измерения и усреднения междупериодного сдвига фазыпомехи, выходом которого являетсявыход логического блока, при этом.вычислительный блок содержит последовательно соединенные блок памяти,сумматор и функциональный преобразователь, выходы которого являютсявыходами вычислительного блока, входом которого является вход блока памяти, соединенный с вторым входомсумматора.На фиг. 1 представлена структурнаяэлектрическая схема предложенногоцифрового устройства; на фиг, 2 - тоже, блок измерения и усреднения междупериодного сдвига фазы помехи; на 60фиг. 3 - то же, вычислительного блока.Цифровое устройство для подавленияпассивных помех содержит два канала1 и 2, каждый из которых состоит изтрех основных перемножителей 3, 4 и 65 5, сумматора б, фазового детектора 7,аналого-цифрового преобразователя 8,первого и второго блоков 9 и 10 памяти и двух дополнительных перемножителей 11 и 12, кроме .того, устройство содержит блок 13 измерения иусреднения междупериодного сдвигафазы помехи, функциональный преобра-зователь 14 и вычислительный блок 15,блок 13 измерения и усреднения междупериодного сдвига фазы помехи содержит делитель 16, функциональныйпреобразователь 17, логический блок18, два канала 19 и 20 каждый из которых состоит из первого и второгонакопителей 21 и 22, первого и второго перемножителей 23 и 24 и усредняющего сумматора 25, вычислительныйблок 15 содержит блок 2 б памяти,сумматор 27 и функциональный преобразователь 28.Устройство работает следующим образом,Выходные величины фазовых детекторбв 7 поступают в аналого-цифровыепреобразователи 8, где квантуютсяпо времени и амплитуде. Цифровые коды хк, ук с выхода аналого-цифровыхпреобразователей 8 поступают навходы первых блоков 9 памяти, а затем на входы блока 13, Измеренная иусредненная величина сдвига фазы помехи ьЧк за к"тый период повторенияс выхода блока 13 поступает на входФункционального преобразователя 14,на выходе которого образуются Юв ЬЧки соз Лак, поступающие соответственнона в".оды второго и третьего основныхперемножителей 4 и 5, На выходе вычислительного блока 15 образуются .зЪ(ьЧ,+ ь Мк) и с 05 ЬЧк+ ь Чк)поступающие соответственно на входы дополнительных перемножителей 11 и 12,Поступающие с выходов первых блоков9 памяти цифровые коды хк.,1, усоответственно в первых основных пере-.множителях 3 умножаются на .два, азатем с помощью вторых и третьих основных перемножителей 4 и 5 подвергаются двумерному повороту на угол дЧк,Поступающие с выходов вторых блоков10 памЯти цифРовые коды хкУ кподвергаются двумерному повороту наугол(ЬЧ,Ь Ч ). Тогда на выходе сумматоров б образуются соответственновеличины Ъ =Х -2(Х сО 5 ЬЧ - Ч 510 ЛЧф хк к к- к к- к со(ьчч )-Р (Ч+ х ъОЬЧ +ьЧ +у с 06(ЬЧ +ЬЧ В первых и вторых накопителях 21 и 22 блока 13 осуществляется накопление помехи с нескольких смежных элементов разрешения по дальности, что пропорционально снижает требованиякбыстродействию последующих блоков При этом на выходе первых накопителей 21 образуются усредненные величины х , у, соответствующие текущему зондированию, а на выходе вторых накопителей 22 - усредненные величины х , у , т.е. задержанные на период повторения и соответствующие предыдущему зондированию. На выходах усредняющих сумматоров 25 образуются соответственно величины. и нА =ъ(У Ф-ъ У 1=% а во ь 4кк- к к к-лу р. к к 1йВ(к Ъ+.г чЬ со-.ькь,Тогда на выходе функционального преобразователя 17 вычисляетсяя:а о эодаьф ассмо2 ь чкВ к.И, наконец, на выходе логическогоблока 18 имеемпри Вк Опри ЭсОпри В:ОВведение логического блока 18 позволяет в два раза расширить диапазоноднозначно измеряемых допплеровскихскоростей помехи.В вычислительном блоке 15 величина бак поступает на входы блока 2 бпамяти и сумматора 27, При этом навыходе сумматора 27 образуется величина(дЮ+дик, а на выходе функционального преобразователя 285 ю (ЬЧФ+ьЯисоэ(ьЧ, 4 ЛЧк) . Двумерный поворот квадратурных составляющих наугол 6 к иугол (Ь ч.ьЧ) компенсирует допплеровские сдвиги фазы помехии обеспечивает синфазность слагаемыхпри образовании выходных величинустройства двукратной ЧПК, что приводит к смещению зон подавления навеличину допплеровской частоты помехи. При этом уровень поступающейс выхода приемника помехи не влияетна точность компенсации ее допплеровского сдвига.Таким образом, предложенное устройство позволяет повысить точностькомпенсации допплеровского сдвигафазы помехи и, следовательно,эффективность ее подавления, улучшив,тем самым, выделение сигналов движущихся целей на фоне мешающих отражений от перемещающихся под действиемветра объектов,Формула изобретения1. Цифровое устройство для подавления пассивных помех, содержащее два канала, каждый из которых состо вателя.2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок измерения и усреднения междупериодного сдвига фазы помехи содержит последовательно соединенные делитель, функциональный преобразователь и логический блок, соответствующие входы которого соединены со входами делителя, а также два канала, каждый иэ которых состоит иэ первого накопителя,первого перемножителя и последовательно соединенных второго накопителя,второго перемножителя и усредняющегосумматора, выход которого подключен 5 10 15 20 25 30 40 50 55 60 б 5 ит иэ трех основных перемножителей, умматора и последовательно соедияенных фазового детектора, аналогоцифрового преобразователя, первого и второго блоков памяти, причем первые входы фазовых детекторов каналов объединены, а выходы первого блока памяти и аналого-цифрового преобразователя подключены соответствен-. но ко входу первого основного пере-. Множителя и первому входу сумматора, второй и третий входы которого соединены соответственно с выходами второго и третьего основных перемножителей, при этом на вторые входы фазовых детекторов поданы опорные сигналы, о т л и ч а ю щ е е с я тем, что, с целью повышения эффективности подавления пассивных помех,введены вычислительный блок и последовательно соединенные блок измерения и усреднения междупериодногосдвига фазы помехи и функциональныйпреобразователь, а в каждый каналвведены два дополнительных перемножителя, причем первый вход первогодополнительного перемножителя одного канала соединен с выходом второгоблока памяти другого канала, первыйвход и выход второго дополнительного перемножителя соединены соответственно с выходом второго блока памяти и одним из дополнительных входов сумматора, другой дополнительныйвход которого соединен с выходомпервого дополнительного перемножителя, а вторые входы дополнительныхперемножителей соединены с выходамивычислительного блока, ко входу которого подключен выход блока измерения и усреднения междупериодногосдвига Фазы помехи, входы которогосоединены соответственно с выходамианалого-цифровых преобразователей и первых блоков памяти, при этом выход первого основного перемножителя одного канала подключен к первому входу третьего основного перемножителя того же канала и первому входу второго основного перемножителя другого канала, а вторые входы вторых и третьих основных перемножителей соединеныс выходами функционального преобраэо743208 10 Фиг. 3аз 3632/20 Тираж 729 Подписно НИИПИ ал ППП ффПатент, г. Ужгород, ул. Проектная,и соответствующему входу делителя,при этом второй вход усредняющегосумматора одного канала соединен свыходом первого перемножителя другого канала, входы. которого соединеныс выходами первого и второго накопителей, причем входы накопителей являются входами блока измерения и усреднения междупериодного сдвига фазыпомехи, выходом которого являетсявыход логического блока,3. Устройство по п.1, о т л ич а ю щ е е с я тем, что вычислительный блок содержит последовательно соединенные блок памяти, сумматор и функциональный преобразователь, выходы которого являются выходами вычислительного блока, входом которого является вход блока памяти, соединенный с вторым входом сумматора.Источники информации, принятые во внимание при экспертизе1. Лихарев В.А. Цифровые методы и устройства в радиолокации. М фСоветское радио, 1975, с. 135 (прототип) .

Смотреть

Заявка

2540079, 03.11.1977

РЯЗАНСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ

ПОПОВ ДМИТРИЙ ИВАНОВИЧ

МПК / Метки

МПК: H04B 1/10

Метки: пассивных, подавления, помех, цифровое

Опубликовано: 25.06.1980

Код ссылки

<a href="https://patents.su/4-743208-cifrovoe-ustrojjstvo-dlya-podavleniya-passivnykh-pomekh.html" target="_blank" rel="follow" title="База патентов СССР">Цифровое устройство для подавления пассивных помех</a>

Похожие патенты