Устройство для контроля правильности выполнения программ при сбоях

(23) Приоритет не делам нзобретеннй н открытнй(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПРАВИЛЬНОСТИ ВЫПОЛНЕНИЯ ПРОГРАММ ПРИ СБОЯХ Изобретение относится к цифровой вычислительной технике и может быть использовано для проверки устойчивости и сбоям программ специализированных ЦВМ, имеющих средства аппаратного контроля и про 5 грвммную защиту от сбоев, организованную путем разбиения программ на участки, допускающие повторное исполнение после сбоя. Эти участки далее называются защищенными блокам и. Рассматриваемые специализированные БВМ имеют постоянное запоминающее устройство для хранения программ, вход для подключения внешнего наладочного запоминающего устройства и вход, управляющий выборкой из внешнего наладочного запоминающего устройства. Известно устройство для определенияаффективности схем контроля БВМ путемвведения ошибок 1,Недостаток атого устройствасостоитв невозможности проверки правильностивыполнения программ при сбоях. Наиболее близким по технической сущности к изобретению является устройство для проверки качества соединения вцифровой телефонии, содержащее генератор сбоев, введенный в информационную линию, управляемый схемой, определяющей момент времени, когда необходимо создать сбой, Сбой создается инвертированием контрольного бита четкости в передаваемой информации 2.Однако данное устройство в применении для проверки программ БВМ имеет ряд недостатков. Включение генератора сбоев в канал связи между памятью и процессором приводит,к увеличению цикла выборки из памяти, что может вызвать незапланированные сбои или вообще потерю работоспособности вычислительной ма шины. Кроме того, формирование сбоев лри каждом достижении определенного адреса команды приводит к зацикливанию программ.Цель изобретения - повышение досто верности контроля для проверки звшищенЭ 73 ности от сбоев программы, исполняемой в режиме реального функционирования.Поставленная цель достигается тем, что в устройство для контроля правильности выполнения программ при сбояхсодержащее регистр, введен блок сравнения адресов команд, первый и второй триггеры, первый и второй элементы И, элемент ИЛИ, элемент задержки, причем нулевой выход первого триггера соединен с первым выходом устройства выход первого элемента И соединен с единичным входом первого триггера, нулевой вход которого соединен с выходом элемента ИЛИ, выход блока сравнения адресов команд соединен с первым входом первого элемента И и входом элемента задержки, выход которого соединен со счетным входом второго триггера и с инверсным входом второго элемента И, нулевой выход второго триггера соединен со входом второго элемента И, выход которого соединен со вторым входом первого элемента И, выход регистра соединен " первым входом блока сравнения адресов команд, второй вход которого является первым входом устройства, первый вход элемента ИЛИ является вторым входом устройства, третий вход которого соединен со вторым входом элемента ИЛИ и с установочным входом второго триггера. 2876 ф На чертеже приведена структурная схема устройства.Устройство содержит цифровую вычислительную машину 1, элемент ИЛИ 2первый элемент И 3, первый триггер 4,второй триггер 5 со счетным входом, второй элемент И 6, элемент 7 задержки,наладочное запоминающее устройство 8,блок 9 сравнения адресов команд, регистр10, На вход 11 подается сигнал "установка в исходное состояние, Выход наладочного запоминающего устройства 8 подключен к дополнительному входу цифровойвычислительной машины, предназначенного для подключения внешнего наладочногозапоминающего устройства,В ЦВМ используется аппаратныйконтроль по модулю 3 и контрольный кодравен наименьшему вычету по модулю 3плюс 1.Устройство работает следуюшим образом,Установка устройства в исходное состояние осуществляется подачей на управляющие входы. триггеров 4 и. 5 сигналаустановка в исходное состояние. Приэтом с нулевого выхода первого триггера 10 15 20 25 ЗО 35 40 45 50 55 4 выдается на вход цифровой вычислительной машины 1 разрешающий потенциал, при наличии которого в регистр числа (на чертеже не показан) постоянного запоминающего устройства, размещенного в цифровой вычислительной машине, по числовой магистрали принимается из внешнего наладочного запоминающего устройства 8 слово с правильным контрольным кодом по модулю 3; а с нулевого выхода триг-, гера 5 со счетньм входом сигнал через второй элемент И 6 (при отсутствии сигнала на его запрещающем входе) поступает нв вход первого элемента И 3.Для формирования сбоя в нужном месте проверяемой программы на регистре 10 устанавливается код адреса команды при котором происходит сбой. Блок 9 сравнения адресов команд сравнивает адрес, выдаваемый регистром адреса команд (на чертеже не указан) цифровой выччслительной машины 1, и адрес, набранный на регистре 10, при совпадении выдает сигнал, который поступает на вход первого элемента И 3. Поскольку на втором его входе присутствует сигнал, то первый элемент И 3 выдает сигнал, поступающий на единичный вход первого триггера 4, Этим сигналом триггер 4 переводится в единичное состояние, Сигнал с выхода блока 9 сравнения адресов команд задержанный элементом 7 задержки на время, необходимое для переключения триггера 4, поступает на запрещаюший вход "второго элемента И 6 и на счетный вход второго триггера 5, При этом запрещается прохождение сигнала с выхода второго элемента И 6 нв вход первого элемента И 3, а триггер 5 переводится в единичное состояние, Поскольку тоиггер 4 переведен в единичное состояние, на входе цифровой вычислительной машины отсутствует разрешаюший потенциал, что запрещает прохождение по числовой магистрали слова из внешнего наладочного запоминаюшего устройства 8 в регистр числа постоянного запоминающего устройства цифровой вычислительной машины 1. При этом в регистре числа постоянного запоминающего устройстм фиксируется наличие слом, состоящего из нулей с неправильным контрольным кодом по модулю 3. В этом случае находящаяся в ЦВМ схеме формирования сигнала "признак сбоя" (на чертеже не показана) выдает сигнал обратной связи, устанавливающий через элемент ИЛИ 2 триггер 4 в состояние "0 прн этом с выхода триггера 4 выдается потенциал,876ляет произвести общую проверку работоспособности программы в условиях сбоев,Для этого следует подать на вход устройства сигналы от внешнего генератора спериодом следования больше половинымаксимального из времени исполнения защищенных блоков,5 732разрешающий прохождение по числовоймагистрали слова из внешнего наладочного запоминающего устройства 8 в регистрчисла цифровой вычислительной машины.Таким образом, в фиксированную точкупрограммы вводится сбой, а аппаратнопрограммная система защиты производитвозврат в начальную точку той части программы (защищенного блока), в которойсодержится адрес команды, набранной на 10регистре, Если на клавишном регистре 10сохранить код адреса команды, при котором имеет место сбой, то этот адрес повторяется вновь при возврате на начало защищенного блока, Однако при следующем 15совпадении адресов и выдаче сигнала свыхода блока 9 сравнения адресов команд,триггер 4 не переводится в единичное состояние, так как на втором входе первогоэлемента И 3 сигнал отсутствует, хотятриггер 5 задержанным сигналом с выхода блока сравнения адресов команд переводится в нулевое состояние, Это обеспечено тем, что присутствие задержанногосигнала с выхода блока сравнения адре 25сов команд на запрещающем входе второго элемента И 6 запрещает выдачу сигнала на вход первого элемента И 3 в течение всего времени поступления сигнала,30определяющего совпадение адресов.Поскольку при повторной выдаче сигнала с выхода блока 9 сравнения адресовкоманд сбой не формируется, проверяемыйучасток программы выполняется до конца и далее выполняется вся проверяемая35программа, Если проверяемая программаповторяется с некоторой частотой, то каждая вторая выдача сигнала с выхода бло-.ка 9 сравнения адресов команд не вызывает управляемого сбоя на заданном участке программы. Тем самым повышаетсяэффективность проверки защищенных блоков, так как имеется возможность многократно наблюдать реальное исполнение45программы до конца со сбоем в заданнойточке,Устройство для контроля правильностивыполнения программ при сбоях позволяетсистематически проверять все защищенные50блоки программы. Кроме того, оно позвоформула изобретения Устройство для контроля правильностивыполнения программ при сбоях, содержащеерегистр, отличающеесятем, что, с целью повышения достоверности контроля, в устройство введен блоксравнения адресов команд, первый и второй триггеры, первый и второй элементыИ, элемент ИЛИ, элемент задержки, причем нулевой выход первого триггера соединен с первым выходом устройства, вы-ход первого элемента И соединен с единичным входом первого триггера, нулевойвход которого соединен с выходом элемента ИЛИ, выход блока сравнения адресовкоманд соединен с первым входом первого элемента И и входом элемента задержки, выход которого соединен со счетнымвходом второго триггера и с инверснымвходом второго элемента И, нулевой выход второго триггера соединен со входомвторого элемента И, выход которого соединен со вторым входом первого элемента И, выход регистра соединен с первымвходом блока сравнения адресов команд,второй вход которого является первым входом устройства, первый вход элементаИЛИ являетсж вторым входом устройства,третий вход которого соединен со вторымвходом элемента ИЛИ и сустановочнымвходом второго триггера,Источники информации,принятые во внимание при экспертизе1, Селлерс ф, Методы обнаруженияошибок в работе ЭЦВМ, М., Мир,1972, с. 300-301.2, Патент франции Юо 2281605,кл. Ь 06 Р 11/10, 09.04.76 (прототип).