Ассоциативное запоминающее устройство

ИЗОБРЕТЕН ИЯ Союз СоветскихСоциалистическихРеспубпии(Ьоударстееинмй комитет ССФР по делам изобретений и открытий(53) УДК 681. ,327,6 (088,8) Дата опубликования описания 05,02,80 Г, Г, кощеев и Л, Я, Шнфрнна/ 3Изобретение относится к области запомннающнх устройств,Одно нз известных ассоциативных запомннающих устройств (АЗУ) построено ввиде матрицы ассоцнативной памяти на от 5дельных ассоциативных ячейках паМяти,непосрепствепно в которых возможно выполнение операции сравнения 1, Это позволяет выполнять операцию сравнення заданных прнзнаков с признаками всех хранящих1 Ося в устройстве слов одновременно н повсему объему запоминающего устройства.В этом устройстве каждое новое словопоступает на входные шины АЗУ и, в случае отрицательного результата сравнения,записывается в запоминающее устройствопо адресу, коп которого задан на адресные.шины АЗУ от счетчика адреса через дешифратор адреса,Цеобхопнмость собственной схемы сравнения пля каждой ячейки памяти приводитк томучто АЗУ, построенное на отдельных ассоциативных ячейках памяти, имеет" " " - "1 -"больпой объем оборудования..":-.д:;жевивзевм-.жюмьеежжм 3; -. ь"эмФ ъмююемфь Из известных устройств наиболее близкнм техническим решением к данному нзо-бретенню является ассоциативное запоминающее устройство, содержащее счетчик,выходы которогоподключены ко входам пе-.шиФратора, а вход - к одному нз выходовблока управления н управляющему входуадресного накопителя, и шины опроса 121Недостатком этого устройства являетсяневысокое быстродействие, обусловленноепоследовательным опросом,Белью настоящего изобретения является повышение быстродействия устройства.Это достигается тем, что устройство содержит оперативные накопители, шифратори элементы И н ИЛИ, причем адресныешины оперативных накопителей одноименных разрядов подключены к шинам опроса,входные шины оперативных цакопнтелейк соответствующим выходам пешифратора,управляющие шины оперативных накопителей соедннепы с пругимн выхопамн блокауправления, а выходы опоративных накопителей подключены ко вхопам соответсту3 7144ющих элементов И, Вирды которых соединены со входами элемента ИЛИ и шифратора, выходы которых подключены соответственно ко входу блока управления и входам адресно о накопителяФ5На чертеже изображена блок-схемапредложенного ус-. ройства.Устройство содержит счетчик 1, дешифратор 2, оперативные наеопнтели 3,объединенные в числовые. линейки 4 садресными пщнами 5, элементы 6 И, элемент 7 ИЛИ, шифратор 8, адресный неко.питель 9, блок 10 управления, Числовыелинейки 4 образуют ассоциативный накопитель 1 1Адресные шийы 8 накопителей 3 Одноименных разряцов подключены к .шинам12=бпроса, связанным с шинами 13 накопителя 9, управляющий вход которого соединен с одним из вьиопов блока 10 управления. Входные инны накопителей 3ждключены е СООтветствующим выходамдешифратора 2, упрйвлЯющие шины 14 и15 накопителей 3 соецинены .с другимивыходами блока 10, Выходы накопи елей 253 одноименных числовых линеек 4 пбдклйчены ко входам соответствующих элементов 6 И, выходы которых соединенысо входами элем 8 нта 7 ИЛИ и шифратора 8 Вьщзды ЕОторых подключены СООТГ 30ветственно ко входу блока управления 10и Входам наеоцителя 9,Устройство работает следуюмим Образом.В случае ОтсутстВия обращения к ассоциативному запоминающему устройствусчетчик 1 находитс в таком остоянии,что Формирует через дешифратор 2 ло гическую 1йбдаВаемую на вход Очередной свободной линейки 4 ассоциатив- юного накопителя 11, выполненной, напри - мер; на инте ральиых микросхемах типаоперативного ЗУ с организацией памяти;" Одноразрядных слов.Входное елово поступает на шины 12 45и с них на шины 13 накопит 8 ля 9 и нашийы Б лчнеее 4 ассоциативного накопителя 11, Шины 12 условно разделены научастки пошин в каждом. Любой такой-участок ЙеэависимбОт дРугогб,созДает адрес на соответствующий накопитель 3 каждой линейки 4, Так, первый. участок, включающий 1 первых шин 12,задает адреса параллельно на все первйенакопители 3 каждой линейки 4 (верхние 55на чертеже и т. д,Кроме того, при поступлении Входногослова начинает работу блок 10 управле 99 . 4ния, в котором запускается микропрограмма, действующая в течение циклаобработки одного;входного слова.По команде, сформированной на выходе 16 блока 10 управления, происходитопрос всех накопителей 3 ассопиативногонакопителя 11, т.е, сравнение признаковпроисходит по всему объему запоминающего устройства одновременно.Еслн информация поступила первично,то ни в одной линейке 4 не будет такогосостояния, чтобы на всех ее выходах были логические "1", Обозначающие совпадение поступившей информации с ранее записанной, На всех выходах элементов 6И будут поступающие на входы элемента7 ИЛИ логические уф, которые формируютна ее выходе логический 0". По немублок 10 управления на выходе 17 формирует команду Запись, разрешающую запись логической ф 1 ф, поступившей с выхода дешифратора 2 на вход очереднойсвободной линейки 4, в каждый накопитель 3 линейки 4 по адресам, заданнымна шинах 12,После записи, произведенной в оперативные накопители 3 ассоциативного накопителя11, с выхода 16 блока 10управления снова поступает команда опроса иопрашивает линейки 4 по тем жеадресам, в результате чего на всех выходах линейки 4, куда была произведена записьпоявятся логические "1 ф, поступающие на входы соответствующего элемента6 И, На вьходе этого элемента формируется логическая ф 1 ф, которая одновременно с логическими ф 0 ф с выходов остальных алементов 6 И поступает на входышифратора 8 и формирует на его выходахпоступающий на адресные входы накопителя 9 код адреса, по которому должнабыть записана входная информация в накопитель 9,К моменту установки кода адреса наадресных входах накопителя 9 блок 10управления формирует на. Выходе 18 команду, по которой происходит запись входной информации в накопитель 9. По атойже команде свыхода 18 пройзводитсясдвиг счетчика 1 на единицу с целью подготовки очередной свободной линейки 4ассоциативного накопителя 1 1 к приходуновой входной информации,При повторном поступлении входной информации в результате опроса ассоциативного накопителя 11 по адресам, заданнымвходной информацией, на всех выходах лийейки 4, куда ранее была записана ата5 -714499 6информация, появляются логические 1, го подключены ко. входам пешифратора, аформирующие 1 на выходе соответству- вход - к одному из выходов блока управющего элемента 6 И, Эта 1 поступает лений и управляющему входу апресногона вход элемента 7 ИЛИ и приводит к накопителя, и шиныопроса, о т л и ч апоявлению логической 1 на его выходе, ю щ е е с я тем, что, с целью повыкоторая поступает на вход блока 10 управ- щения быстродействия устройства, оноления и запрещает формирование команпЬ содержат оперативные накопители, шифраЗаписьв накопители 9 и 11 и запрет тор и элементы И и ИЛИ, причем апребспвига счетчика 1, ные шины оперативных накопителей опКроме того, уровень логической.110 поименных разряпов подключены к шинамна выхопе одного элемента 6 И и уров" опроса, вхопные шины оперативных нани логических Она выходах остальных копителей - к соответствующим выходамэлементов 6 И поступают на шифратор В пешифратора, управляющие шины оперативи формируют на его выхопе кой айреса," " ных накопителей соединены с другими выпо которому была записана вхопная ин-. ц йодами блока управления, а выходы опеформацня, что дает, при необхопимости, ративных накопителей подключены ко вховоэможность ее считываний при подачепам соответствующих элементов И, выкоманды считываний на накопитель 9, ходы которых соепйнены со вхопами элеПараллельный опрос позволяет существ- мента ИЛИ и шифратора, выходы которыхвенно увеличить быстропействие АЗУ йо 3) подключены соответственно ко входу блосравнению с прототипом. . ка управления и вхопам адресного накоКроме того, описанное устройство йе- пителя,эволяет уменьшить йотребляемую мощность за счет использования оперативных Источники информации,запоминающих устройств, построенных йа 25 принятые во внимание нри экспертизетранзисторах и выпускаемык промышленностью в интегральном исполнении, в то;1, Авторское свидетельство СССРвремя, как в прототипе используются фер- И 513393, кл. С 11 С 15/ОО,ритовые сердечники, работающйе с больши - 09,08,73,ми токами перемагничивания.Зо 2. Ли Си Кен. Проектирование и применение постойптых ассоциативных заф о р м у л а и з о б р е т е н и я +поминающих устройств, серия Приборыи устройства радиоэлектронной техники -,Ассоциативпое запоминающее устрой и автоматики", Л., 1972 с. 3-10 (нро-,ство, соаержащее счетчик, Выходы которо 35 тотип),( .; 714499 Составитель В, РудакТехред О, Легеза р С. Шекмар о еда Подписн фПатентф, г. Ужгород, уп, Проектная,иал аэ 9301/52 Т ЦНИИПИ Г суд но цепам и 113035, Москвааж 662 рственного комит бретений и откры Ж, Раушская а СССРйабд, 4