Вычислительное устройство для решения задачи выправки железнодорожного пути

ен94 ф " 94-тт ,Ью Е,ИЗОБРЕТЕН Ия Союз СоветсникСоциалистическихРвепубпик 708355 К АВТОРСКОМУ СВйДЕТЕЛЬСТВУ(5М, Кл. Я 06 Р 15/20 с присоединением заявки РЙ Ввудервтееией квнитет СССР ав юаи изввретеиий н открытий(72), Авторы изобретения Ю, В, Власенко, Е. А, Проскурин и Э. 3, Трайнин Ордена Ленина институт кибернетики АН Украинской ССР(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ЗАДАЧИ ВЫПРАВКИ ЖЕЛЕЗНОДОРОЖНОГО ПУТИ 1Настоящее изобретение относится к области вычислительной техники и можетбыть использовано при построении специализированных вычислительных машин длярешения задач нелинейного программирования,Известно специализированное устройство, содержещее интеграторы, блок ограничений, блок машин, блоки управления,блок частных производных и блок вычисления коэффициентов, которое позволяетрешать задачи нелинейного программирования 11,Однако подобные аналоговые устройстве не обеспечивают достаточной точностирешения в задаче выправки железнодорожного пути.Нвиболее близким по технической сущности к изобретению является вычислительное устройство, содержащее арифметический блок, первый управляющий вход которого соединен с выходом блока управления, блок памяти и блок ввода-выводеуправляющие входы которых подключены к выходу блока управления, блоки вводе-выводеарифметический блок и блок памятисоединены двусторонними связями 2,Работа прототипа заключается в выполнении программы, ревлиэируюшей градиент 5ный метод решения задачи путем сведенияее к итерационной задаче минимизациисуммы модулей неизвестных (управляемого вектора сдвигов )( ) зв счет измене 1 Ония в допускаемых пределах управляющего вектора повязок 7,При этом на каждой итерации неизвестные сдвиги вычисляются по рекурентной формуле.1 = (,2, ,мгде В ( - величины, определяемые разностью натурных стрел в двухсоседних точках пути;- невязки, которые могут изменяться в пределах3708355Каждая составляющая вектора Х прове-,этому ограничению. Пряется на допусгимость по ограничениям значения невязок испосверху и снизу, т.е. проверяется спрввед- лении нового вектораливость неравенства: (1 с+1)-ой интервции. где- с Х (.5 где - Р 1 ),Р- ограничения на сдвиг Х 1 Абсолютные значении вычисленныхсуммируются. Накопленная сумма модулей1 О сдвигов А= 2,.; х 1 хранится в специальной ячейке блока памяти 2 и используется в дальнейшем при расчете нового вектора невязок Е который выполняется, если15 хотя бы одна составляющая Х вектора сдвигов Х не удовлетворяет своим ог рвничениям.Новые невязки вычисляются по формуле ,К 120т. еН - )тт; ) МН - градиентный множитель, значение которого определяется сле-.дящим выражением; ах"30частные производныевектора Х по ) -ым приращениям векторакоторые вычисляются по формуламХк й,-) к =73 ев61 УИ Х .,(4)б 4 1)- постоянные коэффициенты матрицы, обратной исходной; значения этих коэффициентов могут каждый рвз вычисляться по подпрограмме, либо храниться в ячейках ОЗУ. Эх40Частные яровавоввые )г)таяаевты ) а отО вычисляются дважды нв каждой интеращй, Первый рвз - для получения суммы квадратов этих градиентов и градиентов множения Нф по формуле (3), Второй раз эти частные производные вычисляются с целью дпределния приращений невязок )Н - а- ) а еовыя евеееявй вевявоя; М Эо 1л +4 "к Ф+4 М М Э Х (5)ао Эти новые значения нввязок проверяются на допустимость по ограничениям на не- вязки, т.е, проверяются условии,"551+4. с Если какая либо невязка г превышает свое ограничение, она приравнивается олученные новыельзуются при вычиссдвигов Хна%+4Процесс минимизации вектора Х длится до тех пор, пока не будет найдено первое решение, удовлетворяющее заданнойсистеме неравенств.Прототипу присущ следующий недостаток: большие затраты времени на решениезадачи нелинейного программирования сдвусторонним ограничениями на зависимыеи независимые переменные, вызванные несобходимостью многократно (на каждойитерации) проверять каждую вычисленнуюпеременнуюее допустимость по ограничениям сверху и снизу.Целью предлагаемого изобретения является повышение быстродействия устройства.Поставленная цель достигается тем,что в устройство дополнительно введенырегистр ограничения невязок, регистр-маска, группа элементов И, элемент ИЛИ,триггер, сдвиговый регистр и дополнительный блок памяти, первый вход группы элементов И соединен с первым выходомарифметического блока, второй вход под:ключен к выходу регистра-маски, выходгруппы элементов И через элемент ИЛИподключен к первому входу триггера, второй вход которого соединен с выходомблока управления, первый выход триггераподключен к первому управляющему входурегистра ограничения невязок, второйвход триггера соединен со вторым управляющим входом арифметического блока,второй выход которого подклюЧен ко второму входу регистра ограничения невязок и к первому входу сдвигового. регистра, управляющий вход дополнительного блока памяти и второй вход сдвигового регистра соединеныс выходом блока управления, регистр ограничения невязок, сдвиговый регистр идополнительный блок памяти подключеныдвусторонними связями к блоку ввода-вывода.Нв чертеже представлена схема устройства. Онв содержит: арифметический блок.1, блок памяти 2, блок вводавывода 3,блок управления 4, регистр ограниченияневязок 5, регистр-маску 6, группу элементов И 7, элемент ИЛИ 8, триггер 9,сдвиговый регистр 10, дополнительныйблок памяти 1 1,Предлагаемое устройство работает следующим образом.В процессе ввода в регистры блокапамяти 2 из блока ввода-вывода 3 зано708355 5сится информация об ограничениях на сдвиги в соответствующих точках деления пути и о свободных членах неравенства рещеемой системы, вычисляемых во время ввода кек функции стрел кривизны в точках деления пути.В регистр ограничения 5 заносится код, соответствующий абсолютной величине ограничения на невязки системы линейных неравенств. оВ регистр-маску 6 заносится код, содержеший нули в младших разрядех; число таких разрядов обусловлено максимельно допустимым значением невязок, определенными условиями решаемой задачи. В остальные разряды регистремаски 6 зеносятся единицы.Выходы регистра-маски 6 заведены на вторые входы группы элементов И 7, первые входы которых соединены с соответствуюшими выходами арифметического блоке 1. Таким образом, регистр-маска 6 маскирует нулями некоторое множество младших разрядов арифметического блока 1.25Поэтому единица на выходе любого замаскированного разряда арифметического блока 1 не проходит через группу элементов И 7. Единицы с выхода любого иззо старших разрядов, незамаскированных регистром-маской 6, прохоядт через группу элементов И 7 на вход элемента ИЛИ 8. Таким образом, если в процессе вычисления невязки ее значение превышает установленное ограничение, то, по крайней мере, в одном из незамаскированных старших разрядов арифметического блока 1 появится единица, которая пройдет на вход элемента И ПИ 8, На выходе этой схемы4 О появится управляюший сигнал, который переключает триггер 9 в единичное состояние. При этом информация об абсолютном значении невязки поступит в блок памяти 2 из регистре ограничения невяз 45 ки 5. Информащя о знаке невязки поступает на вход знакового разряда регистра 5 непосредственно с выхода знакового разряда арифметического блока 1. Триггер 9 перед началом вычисления оче 50 редной невязки предварительно устанавливается в состояние 0" управлякцим сигналом на соответствующем выходе блока управления 4.По завершении процесса ввода инфор 55 мации начинается вычисление вектора сдвигов Х = Г (Х 7. ). При этом начальноеозначение вектора невязок Х принимается равным нулю. оВ процессе вычисления сдвигов Хв соответствующей ячейке блока памяти 2 накапливается сумма модулей величины Ха информация о знаках величин Х 1 заносится в сдвиговый регистр знаков 10, Эта информация используется в дальнейшем при вычислении нового вектора невязок 7 Каждый вычислительный сдвиг Х 1 проверяется на допустимость по ограничениям сверху и снизу путем последовательного сравнения вычисленной величины Хс числами, расположенными в соответствующих регистрах блока памяти 2. При получении первого значения1 не удовлетворяюшего заданным ограничениям, проверка последующих Х не производится, а по окончании вычисления всего вектора Х и накопления суммы модулей Х начинается процесс вычисления нового вектора невязок 2. ф" кек функции от знаков величины сдвигов, храняшихся в сдвиговом регистре 10, Введение сдвигового регистра 10 позволяет значительно ускорить процесс вычислений невязок, значения знаков сдвигов поступают с выхода сдвигового регистре 10 синхронно с выдачей из дополнительного блока памяти 11 коэффициентов формулы для вычисления. Невязки 7.1 вычисляю.: .я кек функции от суммы коэффициентов Ь,;абсолютные значения которых хранят;я в дополнительном блоке памяти 11 и от суммы модулей сдвигов Х 1 Знаки коэффициентов Ьопределяются знаками сдвигов Х , храня- шихся в сдвиговом регистре 10. Значения невязок,7, лежаших в рамках выбранных ограничений, поступают в блок памяти 2 из арифметического блоке 1. Если же значение какой либо невязки пре,вышает ограничение, то в блок памяти 2 записывается код, зафиксированный в регистре ограничения невязок 5.Предлагаемая совокупность дополни тельных аппаратных средств и связей между ними позволяет достичь значительного ускорения процедуры решения системы линейных неравенств с двухсторонними ограничениями на зависимые и независимые переменные обобщенным градиентным ме тодом. Это даст принципиальную возможность испольэовать предлагаемое устройство в качестве бортового вычислителя, обеспечивающего качественное решение задачи выправки железнодорожного пути в реальном масштабе воемени работы путерихтовочного комплекса.Вычислительное устройство для решения задачи выправки железнодорожного пути, содержащее арифметический блок, первый управляющий вход которого соединен с выходом блока управления, блок памяти и блок ввода-вывода, управляккцне входы которых подключены к выходу блока управления, при этом блок вводавывода, 10 арифметический блок и блок памяти соединены двусторонними связями, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия, в него введены ре гнстр ограничения невязок, регистр-маска, 15 группа элементов И, элемент ИЛИ, триггер, сдвиговый регистр и дополнительный . блок памяти, первый вход группы элементов И соединен с первым выходом арифметического блока, второй вход подклю чен к выходу регистра-маски, выход группы элементов И через элемент ИЛИ подключен к первому входу триггера, второй 8.од которого соединен с выходом блока управления, первый выход триггера подключен к первому управляющему входу регистра ограничения невязок, второй выход триггера соединен со вторым управляющим входом арифметического блока, второй выход которого подключен ко второму входу регистра ограничения невязок и к первому входу сдвигового регистра, управляющий вход дополнительного блока памяти и второй вход сдвигового регистра соединены с выходом блока управления, регистр оГраничения невязок, сдвиговый регистр и дополнительный блок памяти подключены двусторонними связями к блоку ввода-вывода.Источники информациипринятыа во внимание при экспертизе 1, Авторское свидетельство СССР М 410409, кл. С 06 С 7/122, 1974.2. Майоров С. А., Новиков Г. И. Принцип организации цифровых машин - Л., Машиностроением, 1974 (прототип).