Коммутатор

входом элемента Запрет и выходом второго элемента ИЛИ, один из входов которого подключен к соответствующей шине управления, а другой. соединен с единичным выходом триггера, единичный вход которого подключен к выходу элемента Запрет и управляющему входу соответствующего ключа, в первом ка- нале коммутатора второй разрядный выход (п+1)-рязрядного распределителя соединен с прямым входом элемента Запрет и одним из входов элемента И,другой вход которого подключен к первой шийе управления и инверсному входу элемента Запрет, выход которого соединен с управляющим входом первого канала, а в последнем канале коммутатора последний выход (и+1)-разрядного распределителя подключен .к одному из входов элемента ИЛИ, другой вход которого соединен с выходом элемента И (и) -гЬ канала, а выходс входом дополнительного формирователя и прямым входом элемента Запрет, инверсный вход которого подключен к и-й шине управления, а выход - к управляющему входу п-го ключа. 25Функциональная схема коммутатора представлена на чертеже и содержит следующие элементы: генератор 1, выход которого соединен со входом (п+ + 1)-разрядного распределителя 2,пер выйразрядный выход которого через формирователь 3 реперного сигнала подключен к одному из входов (и+1) - входного элемента ИЛИ 4, другие входы которого соединены с выходами клю чей 5, управляющий вход каждого из которых подключен к соответствующей информационной входной шине б коммутатора, выходная шина 7 которого сбединена с выходом (и+1)-входного элемен та ИЛИ 4; дополнительный формирователь 8, выход которого соединен с дополнительным входом (п+1)-разрядного распределителя 2 и нулевыми входами триггеров 9; в каждом канале, кроме первого и последнего, соответствующий 45 выход (п+1)-разрядного распределителя 2 соединен с одним из входов первого элемента ИЛИ 10, другой вход которого подключен к выходу элемента И 11 предыдущего канала, а выход - к прямому входу элемента Запрет 12 и одному из входов элемента И 11 своего канала, другой вход которого соединен с инверсным входом элемента Запрета 12 и выходом второго элемен та ИЛИ 13, один из входов которого подключен к соответствующей шине 14 управления, а другой соединен с единичным выходом триггера 9, единичный вход которого подключен к выходу эле- бд мента Запрет 12 и управляющему входусоответствующего ключа 5; в первом канале коммутатора второй разрядный выход (и+1)-разрядного распределителя 2 соединен с прямым входом элемента Запрет 12 и одним из входов элементаИ 11, другой вход которого подключенк первой шине 14 управления и инверсному входу элемента Запрет 12, выходкоторого соединен с управляющим входом первого ключа 5; в последнем канале коммутатора последний выход (п++1)-разрядного распределителя 2 подключен к одному из входов элементаИЛИ 10, другой вход которого соединен с выходом элемента И 11 (п-.1)-гоканала, а выход - с входом дополнительного формирователя 8 и прямымвходом элемента Запрет 12, инверсныйвход которого подключен к п-й шине 14управления, а выход - к управляющемувходу и-го ключа 5,Функционирование коммутатора осуществляется следующим образом, Им-:пульсом с выхода генератора 1 запускается распределитель 2, с первогоразрядного выхода которого реперныйсигнал через формирователь 3 и элемент 4 поступает на выходную шину 7коммутатора. В случае наличия нулевых логических уровней на шине 14 управления единичный логический уровеньсо второго разрядного выхода распределителя 2 через элемент Запрет 12первого канала поступает на управляющий вход первого ключа 5 и осуществляет подключение первой информационной входной шины б к выходной шине 7,Далее единичный логический уровень стретьего разрядного выхода распределителя 2 через элементы ИЛИ 10 и Запрет 12 второго канала поступает науправляющий вход второго ключа 5 ипереводит триггер 9 этого канала вединичное состояние. В результатевторая информационная входная шина бподключается к выходной шине 7 и т.д,Единичный логический уровень с последнего разрядного выхода распределителя 2 через элементы ИЛИ 10 и Запрет 12 поступает на управляющий вход последнего ключа 5 и осуществляет подключение последней информационной шины б к выходной шине 7. Одновременно при помощи единичного логического уровня с выхода элемента ИЛИ 10 последнего канала через дополнительный формирователь 8 осуществляется перевод триггеров 9 в нулевое состояние и загуск распределителя 2, Если на 1-й шине 14 управления имеется единичный логический уровень, то единичный логический уровень с (1+1)-го разрядного выхода распределителя 2 или с выхода элемента И 11 предыдущего канала через элементы ИЛИ 10 и И 11 подается на элемент., ИЛИ 10 последующего канала и поступит на ключ 5 пеРвого из последующих каналов, нашине 14 управления которого имеется нулевой логический уровень. указанный уровень одновременно переводит в единичное состояние триггер 9 этогопрохождеуровня. сраспредеключа 5 канала, запрещая тем самым ние единичного логического (+2)-го разрядного выхода лителЬ на управляющий вход этого канала. Формула изобретения Коммутатор, содержащий генератор, выход которого соединен со входом (п+1)-разрядного распределителя, пер вый разрядный выход которого через формирователь реперного сигнала подключен к одному из входов (п+1)-входного элемента. ИЛИ, другие входы которого соединены с выходами ключей, управляющий вход каждого из которых подключен к соответствующей информационной входной шине коммутатора, вы-.ходная шина которого соединена с выходом (п+1)-входного элемента ИЛИ, 2 О о т л и ч а ю щ и й с я тем, что, с целью расширения Функциональных возможностей, в него введены триггеры, элементы ЙЛИ, И и Запрет и дополни- тельный формирователь, выход которо го соединен с ,цополнительным входом (п+1)-разрядного распределителя и нулевыми входами триггеров, причем в каждом Канале коммутатора, кроме первого и последнего, соответствующий 30 выход (п+1)-разрядного распределителя соединен с одним из входов первогО элемента ИЛИ, другой вход которого подключен к выходу элемента И предыдущего канала, а выход - к прямому 35 входу элемента Запрет и одному из входов элемента И своего канала, другой вход которого соединен с инверсным входом элемента Запрет и выходомвторого элемента ИЛИ, один из входовкоторого подключен к соответствующейшине управления, а другой соединенс единичным выходом триггера, единичный вход которого подключен к выходуэлемента Запрет и управляющему входусоответствующего ключа, в первом канале коммутатора второй разрядный выход (п+1)-разрядного распределителясоединен с прямым входом элементаЗапрет и одним из входов элемента И,другой вход которого подключен к,первой шине управления и инверсному входу элемента Запрет, выход которогосоединен с управляющим входом первого ключа, а в последнем канале коммутатора последний выход (п+1)-разрядного распределителя подключен кодному из входов элемента ИЛИ, другой вход которого соединен с выходомэлемента И (и)-го Канала, а выходс входом дополнительного Формирователя и прямым входом элемента Запрет,инверсный вход которого подключен кп-й шине управления, а выход - к управляющему входу п-го ключа.Источники информации,принятые во внимание при экспертизе1. С.А.Гинзбург и др. Основы автоматики и телемеханики, М Гос,энергетическое изд-во, 1959, с, 440,рис. 15-24.2. Авторское свидетельствоР 506942, кл, Н 03 К 17/02,25, 01. 74.702518 остав ехред Редактор Н.В н Зак одписно Филиал ППП Патент, г.ужгород, ул.Проектна 7609/54ЦИИИПИ Госудпо делам035, Москва рствензобретж,ель В.Чачанидзе