Цифровой линейный интерполятор

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(1)682923 Союз Советских Социалистических Республик(43) Опу (45) Дат ло делам иаебретеии ткрыт 72) Авторы изобретени плун, Т, Г, Семенюк и В, И, Хомяков) Заявитель Научно-исследовательский и конструкторский институтпериферийного оборудования РОВОЙ ЛИНЕЙНЫЙ ИИТЕРПОЛЯТО 54) 0-разрядной проекцией графических устройств ЛТ) и при , =2 Мгц накапливающего сумДля линии с 1 характерной для тображения на Э для 10-разрядного Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах отображения и преобразования данных, преимущественно в устройствах отображения гра фической информации на электронно-лучевых трубках (ЭЛТ).Известны аналоговые устройства (генераторы, интерполяторы) для формирования прямых линий на экране ЭЛТ,1 Ц, Недоста ток этих устройств заключается в том, что они имеют значительную погрешность выхода в заданную точку, которая увеличивается по мере увеличения длины линии.Известны такке цифровые линейные ин терполяторы на делителях частоты 12. Такие устройства обладают методической погрешностью выхода в заданную точку и значительно уступают аналоговым устройствам в быстродействИи. 2 ОНаиболее близким по технической сущности к предлагаемому техническому решению является цифровой линейный интерполятор 31, содержащий генератор тактовых импульсов, интеграторы, каждый из кото рых содержит приемный регистр, входы которого подключены ко входным информационным шинам интерполятора, и накапливающий сумматор, вход синхронизации которого соединен с одним из выходов гене- зо ратора тактовых импульсов. Недостатком известного интерполятора является ограниченная скорость интерполирования линий. Сущность этого ограничения заключается в следующем. За время одного такта генератора тактовых импульсов на выходе каждого из двух интеграторов вырабатывается не более одного элементарного приращения. Следовательно, предельно достижимая скорость пп - терполирования однозначно определяется максимально допустимой частотой ., следования тактовых импульсов, которая, в свою очередь, определяется разрядностью накапливающего сумматора и временем переключения применяемых логических элементов. Минимальное время, необходимое для интерполирования линии с п-разрядной (двоичной) проекцией на координатнуюось х или уОн состоит из генератора 1 тактовых импульсов, интегратора 2 приращений по координате х и полностью идентичного ему по структуре и связям интегратора 3 приращений по координате у, Каждый интегратор содержит приемный регистр 4, входы которого подключены ко входным информационным шинам б, и накапливающий сумматор б, вход синхронизации которого подключен к одному из выходов генератора 1 тактовых импульсов, блок 7 параллельного сдвига информации, информационные входы которого, подключены к выходам приемного регистра 4, управляющие входы - ко входным управляющим шинам 8, а выходы - к информационным входам накапливающего сумматора б, и блок 9 формирования приращений координат, информационные входы которого подключены к входам сумматора б, а выходы - к выходным информационным шинам 10. В состав интерполятора включены также блок 11 фиксации запятой, блок 12 элементов ИЛИ, первые входы которого подключены пораз 45 50 55 6 О 65 матора, выполненного на базе интегральных микросхем серии 155)Т;., - 500 .ил.с,что в 5 - 10 раз превышает время построения линии аналоговыми методами,Именно недостаточно высокое быстродействие ограничивало до настоящего времени применение этих интерполяторов в графических устройствах отображения на ЭЛТ,Целью изобретения является повышение быстродействия интерполятора. Указанная цель достигается в интерполяторе тем, что он содержит блок элементов ИЛИ, входы которого подключены к выходам приемных регистров интеграторов, блок фиксации занятой, вуоды ко)ОГО сое чинены с вы ко -,;: ми блока элементов ИЛ 1 Л, блок установки нуля и дешифратор, входы которых подключены к выходам олока фиксации запятой, вход синхронизации блока установки нуля соединен с другим выходом генератора тактовых импульсов, а выходы - с установочными входами сумматоров, причем в каждый из интеграторов введены блок формирования приращений координат и блок параллельного сдвига информации, информационные входы которого подключены к выходам приемного регистра, управляющие входы - ко входным управляющим шинам интерполятора, а выходы - к информационным входам сумматора, выходы которого соединены через блок формирования приращений координат с выходами интерполятора, а управляющие входы блока формирования приращений координат подключены к выходам дешифратора.На чертеже представлена блок-схема предлагаемого интерполятора. 5 1 О 15 20 25 30 Зз 4 О рядно квыходам приемного регистра 4 интегратора 2, вторые входы - к соответствующим выходам приемного регистра 4 интегратора 3, а выходы соединены со входами блока 11 фиксации запятой, блок 13 установки нуля, выходы которого подключены поразрядно ко входам установки 0 старших (слева от запятой) разрядов сумматора б, а вход синхронизации - к другому выходу генератора 1, и дешифратор 14, входы которого соединены со входами блока 13 установки нуля и с выходами блока 11 фиксации запятой.Интерполятор работает следующим образом.В исходном состоянии в регистрах 4 нулевые коды, запятая фиксирована перед младшим разрядом (нет ни одного разряда, равного 1), все разряды накопительных сумматоров б установлены в 0, на выходные шины 10 информация не поступает. Генератор 1 тактовых импульсов вырабатывает две серии сдвинутых во времени тактовых импульсов, каждый из которых подтверждает состояние интеграторов 2 и 3.Коды координатных приращений Лх и Лу со входных информационных шин 5 заносятся в приемные регистры 4 интеграторов 2 и 3 соответственно, С выходов регистров через логический блок 12 дизыонкция этих кодов поступает на входы блока 11 фиксации запятой, который выделяет самый старший, равный логический 1 разряд кода дизъюнкции, Сигнал этого раз. ряда с выхода блока 11 через блок установки нуля 13 подготавливает условия для сброса разрядов переполнения сумматоров б, а через дешифратор 14 и блоки 9 формирования приращений координат осуществляет логическое подключение Й разрядов переполнения каждого сумматора б к выходным шинам 10, Кроме того, код с выходом,приемного регистра 4 каждого интегратора, сдвинутый с помощью блока 7 на 1 разрядов 10 (гФ) з сторону старшего разрчда, поступает на входы накапливающего сумматора б.В первом полутакте по тактовому импульсу от генератора 1 выполняется суммирование суммы и выдача содержимого Ф разрядов переполнения каждого сумматора в виде малых приращений координат Л(Лх) и ЛЛу) на выходные шины 10.Во втором полутакте через блок 13 установки нуля выполняется обнуление разрядов переполнения сумматоров.Затем в следующем полутакте опять выполняется суммирование содержимого сумматоров б с кодами на их входах, запоминание новой суммы, выдача очередных выходных приращений Л(Лх) и Ь(Лу) и т. д. Последовательность операций циклически позторяется до получения сигнала конца интерполяции, о чем свидетельствуетзанесение нулевого кода на приемные регистры 4, после чего интерполятор переходит в исходное состояние.Максимальная разрядность формируемых в каждом такте малых приращений равна /+1 и, следовательно, однозначно определяется разрядностью сдвига входных приращений в бчоке 7 параллельного сдвига информации, которая, в свою очередь, задается кодом на управляющих шинах 8 что позволяет программно изменять скорость интерполяции за счет изменения разрядности выходного приращения.Применение предлагаемого интерполя. тора в графических устройствах отображения на ЭЛТ предполагает формирование промежуточных точек отрезков, задаваемых малыми приращениями, с помощыс аналоговых формирователей. При этом погрешность формирования линии не превы. шает погрешности обработки одного выходного приращения и не зависит от полной длины линии, задаваемой входными приращениями координат Лх и Лу.Следовательно предлагаемый интерпо. лятор позволяет резко увеличить скорость интерполяции и дает возможность выбора оптимального соотношения между скоростью интерполяции и допустимой точностью обработки линии при обеспечении выхода в заданную точку без,погрешности.Формула изобретенияЦифровой линейный интерполятор, содержащий генератор тактовых импульсов, интеграторы, каждый из которых содержит приемный регистр, входы которого подключены ко входным информационным шинам пнтерполятора, и накапливающий сумматор, вход синхронизации которого соединен с одним из выходов генератора тактовых импульсоз, о т л и ч а ю щ и й ся тем, что, с целью повышения быстродействия интерполятора, он содержит блок элементов ИЛИ, входы которого подключены к выходам приемных регистров интеграторов, блок фиксации запятой, входы которого соединео ны с выходами блока элементов ИЛИ, блокустановки нуля н дешифратор, входы которых подключены к выходам блока фиксации запятой, вход синхронизации блока установки нуля соединен с другим выходом 15 генератора тактовых импульсов, а выходы -с установочными входами сумматоров, причем в каждый из интеграторов введены блок формирования приращений координат и блок параллельного сдвига информации, 20 информационные входы которого подключены к выходам приемного регистра, управляющие входы - ко входным управляющим шинам интерполятора, а выходы - к информационным входам сумматора, вы ходы которого соединены через блок формирования приращений координат с выходами интерполятора, а управляющие входы блока формирования приращений координат подключены к выходам дешифратора.30Источники информации, принятые вовнимание при экспертизе:1. Авторское свидетельство СССР424177, кл. 6 06 б 7/30, 1973,ЗБ 2. Авторское свидетельство СССР395839, кл. 6 06 К 15/20, 1972,3. Карибский В. В. и Чернышев А. В,Цифровые интерполяторы для систем программного управления. М., Машинострое 40 ние, 1962, с. 10 - 13.682923 В, Киселев Камышнико Левят орректор С. Файн дактор аказ 766/965 Изд,4821 ГО Поиск Государственного комитета СС113035, Москва, Ж, Ра п, Х фил, вред. Патент Составит Техред Тираж 780 по делам изобрескан наб., д. 4/5 Подпискаий и огкрыти