Логическое запоминающее устройство

,1664222 Союз Советсиик Социалистических Республик(22) Заявлено 2903.77 (21) 2469004/18-24 с присоединением аалвки Н 9 6 11 С 15/00 Государственный комитет СССР по делам изобретений н открытийДата опубликования описания 250579(54) ЛОГИЧЕСКОЕ, ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Недостатком этого устройства является невозможность реализации на его основе кодирующего и декодирующего устройств без примене-ния специального устройства управления, что снижает область применения устройства,Целью настоящего изобретения является расширение области применения устройства. Изобретение относится к области запоминающих устройств.Одно из известных логических запоминающих устройств (ЛЗУ) содержит накопитель, дешифратор, регистры 1.Недостатком этого устройства является невысокое быстродействие,Из известных устройств наиболее близким по техническОй сущности к данному изобретению является ЛЗУ, содержащее накопитель, подключенный к дешифратору адреса и управляющим логическим элементам, входы которых соединены с соответствующими выходами первого регистра слова, соединенного со вторым ре" гистром слова и блоком контроля, регистр адреса, блок управления (2). Поставленная цемь достигаетсятем, что устройство содержит регистрмикрокоманд, дешифратор микрокоманд,логический блок, элементы И и ИЛИ, 5 причем одни входы элементов И первой и второй групп подключены к первому выходу блока управления, адругие входы - соответственно к выходам накопителя и регистра адре са, выходы одних элементов И второйгруппы непосредственно и другихэлементов И той же группы черезразрядные элементы ИЛИ соединены совходами дешифратора адреса, одни 15 из входов разрядных элементовИЛИ подключены к выходам элементовИ третьей группы, входы регистрамикрокоманд соединены с:выходамиэлементов И первой группы, а выходы 20 регистра микрокоманд подключены соответственно ко входам дешифратора микрокоманд и логического блока ипервым входам элементов И третьей,четвертой и пятой групп, выходы де шифратора макрокоманд соединены соотвественно со вторыми входами элемечтов И четвертой группы, выходыкоторых подключены ко входам второго регистра слова, со вторыми вхо дами элементов И третьей группы,одними входами элементов ИЛИ, входом логического блока и первымивходами элементов И, вторые входы которых подключены к выходам блока контроля, а выходы - к другим входам элементов ИЛИ, выходы элементов ИЛИ соединены .соответственно со счетным входом регистра адреса и вторыми входами элементов И пятой группы, выходы которых подключены к информационным входам регистра адреса, второй выход блока управления соединен с управляющим входом дешифратора микрокоманд,Яа чертеже изображена схема уст" ройства.Устройство содержит и-разрядный накопитель 1, дешифратор адреса 2, управляющие логически элементы 3, первый регистр слова 4, второй регистр слова 5, блок контроля 6, регислр адреса 7, регистр микро- команд 8, дешифратор микрокоманд 9, блок управления 10, элементы И первой группы 11, элементы И второй группы 12, разрядные элементы ИЛИ 13, элементы И третьей группы 14, элементы И четвертой .группы 15, первый элемент ИЛИ 16, элементы И пятой группы 17, первый элемент И 18, второй элемент ИЛИ 19, логический блок 20, второй элемент И 21. Одни входы элементов И 11 и 12 подключены к первому выходу блока 10,а другие входы всоответственно к выходам накопителя 1 и регистра адреса 7.Выходы одних элементов И 12 непосредственно и- других элементов И 12 через разрядные элементы ИЛИ 13 соединены со входами дешифратора адреса 2, одни из входов элементов ИЛИ 13 подключены к выходам элементов И 14. Входы регистра 8 соединены с выходами элементов И 11, Первый и второй выходы регистра 8 левые " на чертеже) подключены к соответствующим входам дешифратора 9, с третьего по щ-ый выходы - ко входам блока 20, остальные выходы регистра соединены с первыми входами элементов И 14, предназначенных для передачи адреса операнда из регистра 8 на дешифратор 2. Выходы реГистра 8 подключены также к первым входам элементов И 15 и 17. Выходы дешифратора 9 соединены соотвественно со вторыми входами элементов И 15, выходы которых подключейы к входам регистра 5, вторыми входами элементов И 14, одними входами элементов ИЛИ 16 и 19 входом блока 20, и с первыми входами элементов И 18 и 21,вторые входы которых подключены к Выходам блока 6,а вЫходы - к другим входам элементов ЙЛЙ 16 и 1 Выходы элементов ИЛИ 19 и 16 соеди-, нены соответственно со счетным входом регистра 7 и вторыми входами элементов И 17, выходы которых под 30 Здесь при КМО " код оператора микроопер ты ик ледующие обозначенияоперации, АО- адресадрес следующейТМК - тип микрокоман и ды,Во втором такте управляющий сигнал с блока 10 опрашивает дешифратор микрокоманды 9 и в зависимости от кода ТМК дальнейшее функционирование предложенного устройства проис" ходит следующим образом 1ТМК(код Т 1). При опросе дешиФратора 9 на его выходе появляется сигнал, который поступает на вход блока 20 и в зависимости от кода микрооперации на его выходе появ" ляются соответствующие управляющие сигналы.Кроме того, данный сигивременно разрешает передачуоперанда из регистра микрок8 через элементы,И 14 и ИЛИдешифратор адреса 2, Адрес 5 ал одноадреса оманд 13 на следую ключены к информационным входамрегистра 7, второй выход блока 10соединен с управляющим входом дешифратора 9,Устройство работает следующимобразом.5 Все ячейки накопителя 2 разделены на две группы,Первая группа ячеек предназначена для хранения микрокоманд, втораяотведена под операционные и инфор 10 мационные ячейки, Микрокоманнпныйцикл при естественном порядке следования микрокоманд реализуется задва такта. Тактовые сигналы вырабатываются блоком 10, причем в пер 15 вом такте сигнал появляется на егопервом выходе, а во втором тактена втором.В исходном состоянии регистр адреса 7 установлен в нулевое состоя 20 ние (регистр 7 является одновременно и счетчиком).В первом такте под действиемуправляющего сигнала с блока управления 10 на регистр микрокоманд8 считывается из накопителя 1 мик рокоманда по адресу, хранящему нарегистре адреса 7.формула изобретения 30 40 45 50 55 60 66422 щей микрокоманды формируется одновременно с выполнением микрооперации, за счет установки регистра адреса 7 в следующее состояние путем подачи сигнала с выхода дешифратора 9 через элемент ИЛИ 19 на его вход. 5ТМК(код 00), При опросе дешифратора 9 появляется сигнал на его выходе. Этот сигнал разрешает передачу содержимого. регистра микрокоманд 8 через элементы И 17 на регистр адреса 7.ТМК. (код 01). При опросе дешифратора 9 на его выходе появляется сигнал, который поступает на элементы И 18, И 21. В зависимости от состояния блока 6 возможны два случая.В первом случае при поступлении сигнала на элементы И 18, И 21 он разрешает передачу сигнала с одного выхода блока 6 через элемен 20 ты И 21 и ИЛИ 16 на вход элементов И 17, разрешая передачу содержимого регистра микрокоманды 8 че.рез элементы И 17 на регистр адреса 7,Во втором случае, на другом выходе блока 6 присутствует сигнал,который через элементы И 18 и ИЛИ19 поступает на вход регистра адреса 7, увеличивая его содержимоена единицу.ТМК(код 10) . При опросе дешиф.ратора 9 на выходе появляетсясигнал, который разрешает передачу содержимого регистра микрокоманд 8, через элементы И 15 на регистр 5.,Одновременно через элементИЛИ 19 данный сигнал поступает навхоКрегистра адреса 7, увеличивая его содержимое на единицу,Таким образом, реализация процессакодирования и декодирования информации сводится к последовательномувыполнению микрокоманд, которыереализуются эа два приведенныхвыще такта,Особенностью рассмотренногоустройства является совмещениефункции управляющегои логическогозапоминающего устройств, что позволяет: сократить аппаратурные затраты по сравнению с организациейаналогичных устройств на основедвух раздельных блоков: устройствауправления и логического запоминающего устройствами сократить числотипов модулей (а при реализациина БИС- их числа и типов), что,приводит к повышению регулярности устройства и создает возможность для компановки устройстватребуемой разрядности; за счетсовмещения Функции минимизиру-ются связи между устройством 26управления и ЛЗУ, что приводит к повышению надежности устройства. Логическое запоминающее устройство, содержащее накопитель, подключенный к дешифратору адреса и управляющим логическим элементам, входы которых соединены с соотвествующими выходами первого регистра слова, соединенного со вторым регистром слова и блоком контроля, регистр адреса, блок управления, о т л и ч а ю щ е е с я тем, что, с целью расШирения области применения устройства, оно содержит регистр микрокоманд, дешифратор микрокоманд, логический блок, элементы И и ИЛИ, причем одни входы элементов И первой и второй групп подключены к первому выходу блока управления, а другие входы - соответственно к выходам накопителя и регистра адреса, выходы одних элементов И второй группы непосредственно и других элементов И той же группы через разрядные элементы )ИЛИ соединены со входами дешифратора адреса, одни из входов разрядных элементов ИЛИ подключены к выходам элементов И третьей группы, входы регистра микрокоманд соединены с выходами, элементов И первой группы, а выходы регистра микро- команд подключены соответственно ко входам дешифратора микрокоманд и логического блока и первым входам элементов.И третьей, четвертой и пятой групп, выходы дешифратора микрокоманд соединены соответственно со вторыми входами элементов И четвертой группы, выходы которых подключены ко входам второго регистра слова, со вторыми входами элементов И третьей группы, одними входами элементов ИЛИ, входом логического блока и первыми входами элементов И, вторые входы которых подключены к выходам блока контроля, а выходы - к другим входам элементов ИЛИ, выходы элементов ИЛИ соединены соответственно со счетным входом регистра адреса и вторыми входами элементов И пятой группы, выходы которых подключены к информационным входам регистра адреса, второй выход блока управления соединен с управляющим входом дешифратора микрокоманд.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР 9 477464, кл. 6 1.1 С 15/00, 1974.2Авторское свидетельство СССР 9 55362, кл, Ц 11 С 15/00, ).976; (прототипектор В, в яг Закаэ 3007/49 Тираж б 80 Под ЦНИИПИ Государственного комитета ССС по делам изобретений и открытий 113035 Москва ЖРа окая наб. д. 4 5писноеР филиал ППП Патент, г. Ужгород, ул. Проектная,.