Аналого-цифровой преобразователь

)11) 2 Союз Соеетских Социалистических Республик09809,)18-2 13 18 с присоединением заявкПриоритет Государстееннык комитет 3) УДК 681.32572) Авторизобрете И. шев 1) Заявител 4) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛ с напряжениями рталонного напряж игюча ым(45) Дата опубликования Изобретение относится к вычислительной технике и может быть использовано для преобразования мгновенного значения переменного напряжения в цифровой код.Известен аналого-цифровой преобразова тель, содержащий резисторный делитель напряжения, пороговые схемы, дешифратор, в котором процесс преобразования напряжения в код с погрешностью, равной шагу квантования, выполняется в течение одно го такта 1.Недостатком устройства является сравнительно низкая точность преобразования.Известен аналого-цифровой преобразователь, содержащий шесть последовательно 15 соединенных резисторов, подключенных к входным шинам источника эталонного напряжения, пять компараторов, причем первый вход первого компаратора соединен с входной шиной источника эталонного на пряжения, первый вход второго компаратора - с первым и вторым резисторами, первый вход третьего компаратора - с вторым и третьим резисторами, первый вход четвертого компаратора - с третьим и четвертым резисторами, а первый вход пятого компаратора - с четвертым и пятым резисторами, шифратор, выход которого соединен с входом регистра, осуществляющий преобразование посредством сравнения 30 аналоговои величины езисторного делителя э ения 2.Недостатком устройства является большая погрешность квантования.Целью изобретения является уменьшение погрешности квантования.Это достигается тем, что в аналого-цифровой преобразователь, содержащий шесть резисторов, пять компараторов, шифратор и регистр, введены усилитель, три ключа, два элемента И - НЕ, элемент И, два элемента И - ИЛИ - НЕ, два триггера и логическое устройство. Первый вход усилителя соединен с вторыми входами первого и пятого компараторов, а выход соединен с вторыми входами второго, третьего и четвертого компараторов, Второй вход усилителя соединен с выходами трех ключей, вход первого ключа соединен с шиной Земля источника эталонного напряжения, вход второго ключа соединен с первым входом пятого компаратора, первый входтретьего ключа - с пятым и шестым резисторами, управляющий вход первого ключа - через элемент И - НЕ с первым входом элемента И, с выходом первого элемента И - ИЛИ - НЕ и с первым входом первого тр гера. Управляющий вход второго кл соединен через элемент И - НЕ с вторвходом элемента И, с выходом второго элемента И - ИЛИ - НЕ и с первым входом второго триггера. Вторые входы триггеров соединены с входной шиной генератора тактовых импульсов. Два выхода каждого триггера соединены с четырьмя входами логического устройства. Четыре входа первого элемента И - ИЛИ - НЕ соединены соответственно с первыми выходами первого, второго, третьего и четвертого компараторов и с пятым, шестым, седьмым и восьмым входами логического устройства, четыре входа второго элемента И в ИЛИ в соединены соответственно с вторыми выходами второго, третьего, четвертого и пятого компараторов и с девятым, десятым, одиннадцатым и двенадцатым входами логического устройства. Второй выход первого компаратора и первый выход пятого компаратора соединены соответственно с тринадцатым и четырнадцатым входами логического устройства, а его выход соединен с входом шифратора, а выход элемента И соединен с вторым входом третьего ключа.Структурная схема аналого-цифрового преобразователя приведена на фиг. 1, Временные диаграммы, поясняющие принцип работы устройства, приведены на фиг. 2.Аналого-цифровой преобразователь содержит элемент 1 И, элемент 2 И - НЕ, усилитель 3, ключи 4 - 6, элемент 7 И - НЕ, резисторы 8 - 13, компараторы 14 - 18, элементы 19, 20 И - ИЛИ - НЕ, триггеры 21, 22, логическое устройство 23, шифратор 24, регистр 25.Входной сигнал У совместно с добавочной постоянной составляющей ЬУ подается на первый вход усилителя 3, имеющий коэффициент усиления, равный единице, На второй вход усилителя 3 с помощью ключей 4 - 6 подается одно из напряжений ЛУ, 2 ЛУ или нулевой потенциал. Каждый такт преобразования состоит из двух этапов. На первом этапе определяется положение мгновенного значения входного напряжения У относительно грубых уровней квантования. Элементы 19, 20 фиксируют зону между уровнями, в которой лежит наряжение, Элементы 19, 20 при помощи ключей 4 - 6 воздействуют на один из входов усилителя 3 и либо уменьшают, либо уве 1личивают на ЛУ (ЛУ= - кванта грубого3отсчета) уровень сигнала на его выходе. Уровни срабатывания компараторов 14 - 18 сместятся на ЛУ в глубь зоны, где находится напряжение У,. Таким образом, квант грубого отсчета делится на три более мелких. К выходам элементов 19, 20 подключены два триггера 21, 22. Выходы триггеров 21, 22, как и выходы всех компараторов, подключены к логическому устройству 23, формирующему на выходе единичный код. С выхода устройства 23 единичный код поступает на вход шифратора 24, образую 5 10 15 20 25 30 35 40 45 50 55 50 65 щего на выходе двоичный позиционный код, записываемый в регистр 25. Уровни эталонного напряжения /необходимые для компараторов и напряжения, подключаемые ключами 4 - 6 к одному из входов усилителя 3, поданы с резисторов 8 - 13 делителя эталонного напряжения. Сопротивления резисторов 11 - 13 составляют одну треть от сопротивлений резисторов 8 - 10.Устройство позволяет, не увеличивая количество компараторов, втрое увеличить число уровней квантования и,следовательно, втрое уменьшить погрешность квантования,Формула изобретения Аналого-цифровой преобразователь, содержащий шесть последовательно соединенных резисторов, подключенных к входным шинам источника эталонного напряжения, шифратор, выход которого соединен с входом регистра, пять компараторов, первый вход первого компаратора соединен с шиной источника эталонного напряжения, первый вход второго компаратора соединен с первым и вторым резисторами, первый вход третьего компаратора соединен с вторым и третьим резисторами, первый вход четвертого компаратора соединен с третьим и четвертым резисторами, первый вход пятого компаратора соединен с четвертым и пятым резисторами, о т л и ч а ю щ и й с я тем, что, с целью уменьшения погрешности квантования в него, введены усилитель, три ключа, два элемента И - НЕ, элемент И, два элемента И - ИЛИ - НЕ, два триггера и логическое устройство, первый вход усилителя соединен с вторыми входами первого и пятого компараторов, а выход соединен с вторыми входами компараторов, второй вход усилителя соединен с выходами трех ключей, вход первого ключа соединен с общей шиной, вход второго ключа соединен с первым входом пятого компаратора, первый вход третьего ключа соединен с пятым и шестым резисторами, управляю 1 ций вход первого ключа соединен через первый элемент И - НЕ с первым входом элемента И, с выходом первого элемента И - ИЛИ - НЕ и с первым входом первого триггера, управляющий вход второго ключа соединен через второй элемент И - НЕ с вторым входом элемента И, с выходом второго элемента И в ИЛИ в и с первым входом второго триггера, вторые входы триггеров соединены с входной шиной генератора тактовых импульсов, два выхода даждого триггера соединены с четырьмя входами логического устройства, четыре входа первого элемента И - ИЛИ - НЕ соединены соответственно с первыми выходами первого, второго, третьего и четвертого компараторов и с пятым, шестым, седьмым и восьмым входамп логического устройства, четыре входавторого элемента И - ИЛИ - НЕ соединены соответственно с вторыми выходами второго, третьего, четвертого и пятого компараторов и с девятым, десятым, одиннадцатым и двенадцатым входами логического устройства, второй выход первого компаратора и первый выход пятого компаратора соединены соответственно с тринадцатым и четырнадцатым входами логического устройства, а его выход соединен с входом шифратора,6602426а выход элемента И соединен с вторым входом третьего ключа,Источники информации,принятые во внимание при экспертизе1. Шлянлин В. М. Цифровые электроизмерительные приборы, Энергия, М., 1972,с. 191.2. Авторское свидетельство Юо 394936,10 кл. Н ОЗК 13/18, 1972.ипография, пр. Сапунова,аказ 826/10НПО Госуд Изд,280 Тираж 1059твенного комитета СССР по делам изобретений113035, Москва, Ж, Раушская наб., д. 4/5 Подпнснооткрытий