Дискриминатор нулевых биений

О П И С АИ 3 О Б Р Е Т Е Н И Я Союз Советских Социалистических Республик(51) М, Кл. Н 03 0 13/00 Государственный комитет СССР по делам изобретений и открытий.332 (088. 8) Дата опубликования описания 050379-(54) ДИСКРИМИНАТОР НУЛЕВЫХ БИЕНИЙ Изобретение относится к радиотехнике и может использоваться в системах измерения несущей частоты сигналов радиоимпульсов путем сравнения частоты измеряемого сигнала с частотой калиброванного опорного генератора и.последующей подстройки частоты опорного генератора по сигналам дискриминатора.Известен дискриминатор нулевых биений, содержащий два квадратурных канала, в каждом из которых включены последовательно фазовый детектор, фильтр нижних частот, ключ, на другой вход которого поданы тактовые им пульсы, блок памяти,дифференцирующая цепь и коммутатор, другой вход которого через фазоинвертор подключен к выходу дифференцирующей цепи, а управляющий вход - к выходу блока опре- З) деления знака сигнала 1).Однако это устройство характери-. зуется недостаточным быстродействием.Целью изобретения является повышение быстродействия.Для этого в дискриминаторе нулевых биений, содержащем два квадратурных канала, в каждом из которых включены последовательно фазовый детектор, фильтр нижних частот, ключ, на другой вход которого поданы тактовые импульсы, блок памяти, дифференцирующая цепь и коммутатор, другойвход которого через фазоинвертор подключен к выходу дифференцирующей цепи, а управляющий вход - к выходублока определения знака сигнала, вкаждом из квадратурных каналов дифференцирующая цепь выполнена в видепоследовательно соединенных линиизадержки и вычитателя, второй входкоторого соединен с входом линии задержки, вход блока определения знакасигнала соединен с выходом вычитателя, в каждый из квадратурных каналоввключены блок определения знака сум-мы, входы которого подключены к входуи выходу линии задержки,и элементравнозначность,первый вход которого соединен с выходом блока определения знака сигнала,а к второму входуподключен выход блока определениязнака суммы другого квадратурного канала, к выходам коммутаторов подключены параллельно соединенные повходам, общие для обоих квадратурных каналов элемент сравнения идополнительный коммутатор, к выходамэлементов равнозначность1 подключены один непосредственно, а другойчерез дополнительный фазоинвертор соответствующие входы второго дополнительного коммутатора, при этом управляющие входы дополнительных коммутаторов подсоединены к выходу элемента сравнения, а выходы являются вЫходами дискриминатора нулевых бие ний.На чертеже приведена структурная элек"грическая схема предложенного устройства.Дискриминатор нулевых биений со-держит два квадратурных канала 1,2, " в"каждом из которых включены последовательно фазовый детектор 3, фильтр нижних частот 4, ключ 5, на другой вход которого поданы тактовые импуль-сы, блок памяти 6, дифференцирующая цепь 7 и коммутатор 8, другой вход которого через фазоинвертор 9 подключен к выходу дифференцирующей цепи 7, а управляющий вход - к выходу блока определения знака сигнала10, в каждом из квадратурных каналов 1 и 2 дифференцирующая цепь 7 выполнена в виде последовательно соединенных линии задержки 11 и вычитателя 12, второй вход которого соединен с входом линии задержки 11, вход блока определения знака сигнала10 соединен с выходом вычитателя 12, в каждый из квадратурных каналов 1и 2 включены блок определения знака 30 суммы 13, входы которого подключенык входу и выходу линии задержки 11,и элемент равнозначность 14, первый вход которого соединен с выходомблока определения знака сигнала 10,а к второму входу подключен выходблока определения знака суммы 13 другого -квадратурного канала, к выходамкоммутаторов 8 подключены параллельно соединенные по входам, общие дляобоих квадратурных каналов 1 и 2элемент сравнения 15 и дополнительный коммутатор 16, к выходам элементов равнозначность 14 подключеныодин непосредственно, а другой черездополнительный фазоинвертор 17 соот 45ветствующие входы второго дополнительного коммутатора 18, при этомуправляющие входы дополнительных коммутаторов 16,18 подсоединены к выходу элемента сравнения 15, а выходы 60являются выходами дискриминаторанулевых биений, входы 19,20,21,22,выходы 23,24.Устройство работает следующимобразом. 55При подаче на входы фазовых детекторов 3 когерентно-импульсного сигнала Ос с несущей частотой й и опорных колебаний с частотой Е и, сдвинутых друг относительно друга на 90 ,о на выходе блоков памяти 6 образуются последсвательности прямоугольных импульсов с длительностью и периодом следования, равными длительности и периоду .следования селектирующих им пульсов. Эти последовательности промодулированы колебаниями с частотой Ро 1 определяемой как Ро =Кс Коп р сдвинутыми друг относительно друга на 90 . Линии задержки 11 задерживают эти последовательности на период следования селектирующих импульсов. Блоки определения знака суммы 13 определяют знаки сумм сигналов, взятых с входа и выхода линий задержки 11. Вычитатели 12 определяют разность этих же сигналов, а блоки определения знака сигнала 10 определяют знаки разностей. Элементы равнозначность 14 вырабатывают логическую единицу, если на их входы поступают. одинаковые логические сигналы (пара логических нулей или пара логических единиц), Логические сигналы на их выходе зависят только от знака частоты Р, причем при изменении знака РЕ эти сигналы изменяются на обратные. При этом сигнал на выходе блока памяти 6 имеет видО ГП 1=Ц 51 п(й, пт+У 1.Сигнал на выходе блока памяти 6 имеет видО 1 п 1=0,51 п (йпТ+р )Разность сигналов О 9-Спи того же сигнала, задержанного на период, имеет виддО СП 1=2 О ось(й ПТ- - +1151 Пйт 51 Т9 м б 2 о 2Сумма сигналов О 1 п и того же сигнала, задержанного на период, имеет вид7, О СП 1=20 созй пТ- - +9 асовйдТ йТ1 о Ю Д 2 о 2 Умножим дО 9 Сп 2 иайцоСп 1и получимО Сп 1=20 оо 5 (й.пТ-- +9 о 151 ПЯТ.Я ТАналогично можно йолучитьаО Спи=доСп 1 ЕО СП 1=-2051 п (й,пТ 9ЙбТ-- 1 Ч )51 пй То бгде до и 1 - разность сигналовОоГП 1 и Оо Гп)ЕО 9 ГП 1 - сумма сигналовО 9 СП 1 и О Г п.9Знак величин О и и О П и) зависит только от знака сомйожителя51 ПЯТ(т.е, от знака Й ), т.к. дРУ- гие сомножители всегда положительные. Однако при некоторых значениях9 и и сигналы О и) или Оп и 1 Равны нулю, а знак, следовательно, достоверно определить нельзя.Но если выбирать из сигналов Од фЫи Опп 1 сигнал с наибольшей амплитудной и по нему определять знак Я,., то результат определения знака не будет зависеть от Чо и и, тк. сигналыОи) и О и) равны нулю в разное время, В предложенном651447 5устройстве с целью его упрощения ве- личины О т и ) и 0 д ине вычислЯ- ются, а определяется лишь знак этих величин по знакам сомножителей. Для этого служат элементы равнозначность 14. Коммутаторы 8 управ ляются сигналами с выходов блока определения знака сигнала 10, и коммутируют сигналы, взятые с входа и выхода фазоинвертора 9, таким образом, что на выходе коммутаторов 8 р образуются сигналы всегда положительной полярности.Элемент сравнения 15 сравнивает значения сигналов на выходах коммутаторов 8 и управляет дополнительными коммутаторами 16,18. В результате этого второй дополнительный коммутатор 18 подключает выход 24 к элементу равнозначность 14 того квадратурного канала, где сигнал наибольший. Дополнительный фазоинвертор 17 включен из-за того, что знак Й на выходе элемента равнозначностьф 14 квадратурного канала 2 (сигнал О пполучается обратным,25 Дополнительный коммутатор 16 коммутирует сигналы, имеющиеся на выходах коммутаторов 8, таким образом, что на выход 23 поступает наибольший из них. Таким образом, на выходе 24 присутствует сигнал (логические О или ф 1), зависящий от знака .Й а на выходе 23 - сигнал, зависящий 35 от величины З 1 п Й,-Т/, причем полярность этих сигналов не зависит от начальной фазы сигнала на входе 19 и от текущего времени и достаточно всего лишь двух импульсов на 40 входе устройства для определения знака частоты биений Г Таким образом, предложенное устройство обладает значительно повышенным быстродействием, 45 Формула изобретенияДискриминатор нулевых биений, содержащий два квадратурных канала, в каждом из которых включены последовательно фазовый детектор, фильтр нижних частот, ключ, на другой вход которого поданы тактовые импульсы, блок памяти, дифференцирующая цепь и коммутатор, другой вход которого через фазоинвертор подключен к выходу дифференцирующей цепи, а управляющий вход - к выходу блока определения знака сигнала, о т л и ч а ю - щ и й с я тем, что, с целью повышения быстродействия, в каждом из квадратурных каналов дифференцирующая цепь выполнена в виде последовательно соединенныхлинии задержки и вычитателя,второй вход которого соединен с входом линии задержки, вход блока определения знака сигнала соединен с выходом вычитателя, в каждый из квадратурных каналов включены блок определения знака суммы, входы которого подключены к входу и выходу линии задержки, и элемент равнозначность, первый вход которого соединен с выходом блока определения знака сигнала, а к второму входу подключен выход блока определения знака суммы другого квадратурного канала, к выходам коммутаторов подключены параллельно соединенные по входам, общие для обоих квадратурных каналов элемент сравнения и дополнительный коммутатор,к выходам элементов равнозначность подключены один непосредственно, а другой через дополнительный фазоинвертор, соответствующие входы второго дополнительного коммутатора, при этом управляющие входы дополнительных коммутаторов подсоединены к выходу элемента сравнения, а выходы являются выходами дискриминатора нулевых биений.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР Р 490263, кл. Н 03 К 5/18, 1974.Редак тор Л.Гельфман 865/62 К Составитель Л.КаграмановаТеЯед 3. Фанта Корректор ИТираж 1059 ПодписноеЦНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035 Москва ЖРартская наб. д. 45Филиал ППП фПатентф, г, Ужгород, ул. Проектная,