Измеритель краевых искажений дискретных сигналов

Своз Свветскнк Сецнелистнческик Республик(45) Дата опубликования описания 10,12.78(5 Ц И, Ил. Н 04 , 11/08 Государственный комитетСовета Министров СССРно делам изобретенийи открытий(54) ИЗМЕРИТЕЛЬ КРАЕВЫХ ИСКАЖЕНИЙ ДИСКРЕТНЫХСИГНАЛОВ Изобретение относится к технике передачи дискретной информации и может использоваться, например, в электроизмерительной аппаратуре телеграфной сети.Известен измеритель краевых искажений дискретных сигналов, содержащий последовательно соединенные блок согласования и фазовый дискриминатор, второй вход которого соединен с его первым входом через блок Формирования идеальных значащих моментов восстановления, второй вход которого соединен с выходом генератора, а также блок установки режимов и блок памяти 11 .Однако известный измеритель краевых искажений дискретных сигналов имеет невысокую точность.Целью изобретения является повышение точности измерений.Для этого в измеритель краевых искажений дискретных сигналов, содержащий последовательно соединенные блок согласования и фазовый дискриминатор, второй вход которого соединен с его первым входом через блок Формирования идеальных значащих моментов восстановления, второй вход которого соединен с выходом генератора, а также блок установки режимов и блок памяти, введены первый и второй триггеры, первыйи второй элементы И, блок счета, дешиФратор и блок сравнения. При этом выход блока формирования идеальных значащих моментов восстановления подключен к первому и второму входам первого триггера,к первому входу второготриггерак первому входу первого элемента И и к первому входу блока счета,второй вход которого соединен с третьим входом первого триггера и первымвыходом Фазового дискриминатора. Второй выход последнего подключен к четвертому входу первого триггера,ко второму входу второго триггера и к первому входу второго элемента И, второй вход которого соединен со вторымвходом первого элемента И и с выходомрторого триггера. Третий вход второготриггера соединен с первым выходомблока установки режимов, второй, третий и четвертый выходы которого подключены соответственно к третьему входу первого элемента И, к третьему входу второго элемента И и к первому входу блока памяти. Второй, третий и четвертый входы блока памяти соединенысоответственно с вьвсодом второго элемента И, с выходом первого элементаИ и с выходом блока счета, третий и четвертый входы которого соединены соответственно с выходом первого триггера и с ныходом генератора. Выход блока памяти подключен ко входу дешифратора и к первому входу блока сравнения, второй вход которого соединен с выходом блока счета, а выход блока сравнения подключен к четвертому входу второго триггера.На фиг. 1 представлена структурная схема предложенного устройства; на Фиг. 2 - временные диаграммы, поясняющие его работу. 10 Выход блока 3 формирования идеальных значащих моментов восстановления подключен к первому и второму входам первого триггера 6, к первому входу второго триггера 7, к первому входу первого элемента И 8 и к первому входу блока счета 10, второй вход которого соединен с третьим входом первого триггера 6 и с первым выходом фазовогодискриминатора 2. Второй выход дискриминатора подключен к четвертому входу первого триггера 6, ко второму нходу второго триггера 7 и к перному входу второго элемента И 9, второй вход которого соединен со вторым входом первого элемента И 8 и с выходом второго триггера 7. Третий вход триггера 7 соединен с первым выходом блока установки режимон 5, второй, третий и четвертый выходы которого подключены соответственно к третьему входу первого элемента И 8, к третьему входу второго элемента И 9 и к первому входу блока памяти 11. Второй, третий и четвертый входы блока памяти 11 соединены соответственно с выходом второго элемента И 9, с выходом первого элемента И 8 и с выходом блока счета 10, третий и четвертый входы ко- торого соединены соответственно с выходом первого триггера 6 и с выходом генератора 4.Выход блока памяти 11 подключен ко входу дешифратора 12 и к первому 60 входу блока сравнения 13, второй вход которого соединен с выходом блока счета 10, а выход блока сравнения 13 подключен к четвертому входу второго триггера 7. 65.Измеритель краевых искажений дискретных сигналов содержит последова тельно соединенные блок согласования 1 и фазовый дискриминатор 2, второй вход которого соединен с его первым входом через блок 3 формирования идеальных значащих моментов носстанонле ния, Второй вход блока 3 соединен с выходом генератора 4. Измеритель также содержит блок 5 установки режимов, первый и второй триггеры 6 и 7, первый и второй элементы И 8 и 9, блок счета 10, блок памяти 11, дешифратор 12 и блок сравнения 13. Измеритель краевых искажений дискретных сигналов работает следующим образом.С выхода блока согласования 1 сигнал (фиг. 2,а) поступает на вход блока формирования идеальных значащих моментов восстановления 3, и по отри" цательному перепаду сигнала с его выхода (фиг, 2,б) первый триггер 6 сбрасывается н состояние О, а сигналом с его нулевого выхода блок счета 10 удерживается в состоянии 0000. При наличии отрицательных искажений сигналом с первого выхода фазового дискриминатора 2 (фиг.2,н) триггер 6 устанавливается н состояние 1, а блок счета 10 сбрасывается н состояние 0 и начинает считать импульсы генератора 4,В режиме измерения индивидуальных искажений второй триггер 7 сигналом с выхода блока установки режимов 5 удерживается в состоянии фО. Элементы И 8 и 9 по входам, связанным с нулевым выходом второго триггера 7, оказываются разрешены, а потому по сигналу с выхода элемента И 8, начало которого совпадает с положительным перепадом напряжения на выходе блока формирования идеальных значащих моментов восстановления 3, вблок памяти 11 перезаписывается содержимое блока счета 10, соотнетствующее величине отрицательного искажения. Выход блока 11 связан с дешифратором 12, выход которого соединяется непосредственно, например, с соответствующими электродами циФровых ламп,В зоне измерения положительных искажений положительным перепадом сигнала с выхода блока формирования идеальных значащих моментов восстанонления 3 перный триггер 6 устанавливается н состояние 1, блок счета 10начинает счет и при наличии искажения импульсом со второго выхода фазового дискриминатора 2 (фиг. 2,г) через элемент И 9 содержимое блока счета 10, соответствующее величине положительного искажения, перезаписывается н блок памяти 11. Этим же сигналом сбрасывается в состояние 0 первый триггер 6.Сигналы с выходов блока установки режимов 5, поступающие на входы элементов И 8 и 9, позволяют задаватьрежимы измерения краевых искажений: положительных и отрицательных (разрешены оба элемента И), только положительных (запрещен И 8, разрешен И 9)и только отрицательных (запрещен И 9, разрешен И 8),В режиме измерения степени стартстопных или степени синхронных искажений второй триггер 7 н состояние0 может быть обращей только сигналом с выхода блока сравнения 13.При наличии нулевых искажений вблоке памяти 11 и блоке счета 10 вы 636814ходным сигналом блока сравнения 13второй триггер 7 устанавливается всостояние 0 (фиг, 2,е), и содер"жимое блока счета 10, соответствующее величине первого измеряемого искажения, по сигналу, соответствующему положительному перепаду напряжения на выходе блока формирования идеальных значащих моментов восстановления 3, или по сигналу со второго выхода фазового дискриминатора 2 перезаписывается в блок памяти 11.Эти же сигналы поступают на соот- )Оветствующие входы установки в 1второго триггера 7, и если величинаискажения следующей измеряемой посылки (фронта), отсчитывается в блокесчета 10 в момент перезаписи ее в 18блок памяти 11, по абсолютной величине меньше содержимого блока памяти 11,то перезапись происходит,так как элементы И 8 и 9 запрещены сигналом свыхода второго триггера 7. Если жевеличина этого искажения больше, тов момент, когда содержимые блока счета 10 и блока памяти 11 равны, блоксравнения 13 выдает сигнал (фиг.2,д),сбрасывающий второй триггер 7 в 0.Сигналы с выхода второго триггера(фиг.2,е) разрешают элементы И 8 и9 и соответствующим сигналом перезаписи (в примере сигнал с выхода И 9фиг.2,ж) содержимое блока памяти 11заменяется большим по абсолютной вели(чине содержимым блока счета 10.Время измерения степени искажениязадается в блоке установки режимов 5и поступает в блок памяти 11 как сигнал сброса в состояние 0000 ф. 38Предложенный измеритель краевыхискажений дискретных сигналов позволяет повысить точность измерения во всемдиапазоне до точности в наименьшемдиапазоне известного устройства беэ 40увеличения количества оборудования.Кроме того, из устройства исключается громоздкий и сложный переключатель диапазонов, что упрощает технологию изготовления устройства и егоэксплуатацию,Формула изобретенияИзмеритель краевых искажений дискретных сигналов, содержащий последовательно соединенные блок согласования и фазовый дискриминатор, второй вход которого соединен с его первым входом через блок формирования идеальных значащих моментов восстановления, второй вход которого соединен с вы" ходом генератора, а также блок установки режимов и блок памяти, о т л ич а ю щ и й с я тем, что, с целью повышения точности измерений, введены первый и второй триггеры, первый и второй элементы И, блок счета, дешифратор и блок сравнения, при этом выход блока формирования идеальных значащих моментов восстановлечия подключен к первому и второму входам первого триггера, к первому входу второго триггера, к первому входу первого элемента И и к первому входу блока счета, эторои вход которого соединен с третьим входом первого триггера и с первым выходом фазового дискриминатора, второй выход которого подключен к четвертому входу первого триггера, ко второму входу второго триггера и к первому входу второго элемента И, второй вход которого соединен со вторым входом первого элемента И и с выходом второго триггера, третий вход которого соединен с первым выходом блока установки режимоэ, второй, .третий и четвертый выходы которого подключены соответственно к третьему входу первого элемента И, к третьему входу второго элемента И и к первому ВхОдУ блока памятиэто рой, третий и четВертый входы которого соединены соответственно с выходом второго элемента И, с выходом первого элемента И и с выходом блока счета, третий и четвертый входы которого соединены соответственно с выходом первого триггера и с выходом генератора выход блока памяти подключен ко входу дешифратора и к первому входу блока сравнения, второй вход которого соединен с выходом блока счета, а выход блока сравнения подключен к четвертому входу второго триггера.Источники информации, принятые эо внимание при экспертизе:1. Авторское свидетельство СССР Р 524325, кл. Н 04 Ь 11/08, 1974., Фаег Составитель Г. Челейтор И, Карпас Техред К,гаврон Корректо кси о филиал ППП Патент, г. Ужгород, ул. ПроектнаяЭ Заказ 6971/5 О Тираж 763 Подп ЦНИИПИ Государственного комитета Совета Минист по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д