Устройство для синхронизации двоичных сигналов

Союз Советских Сюциапистическик РеспубикиОЦИСАБИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ о 1 636813 61) Дополнит ое к авт, свид-ву(51) М. Кл 7/04 сударственный комнте вета Министров ССС о делам изобретенийн открытий(088.8) 5,12.78, Бюллетень 4 ения описания 06.127 45) Дата опубли Киров 72) Авторы изобрет В. П. Савин и 7) Заявит(54 РОЙСТВО ДВОИЧНЫ ЛЯ СИНХРОНИЗАЦИИСИГНАЛОВ тво для синхронизац ов содержит: задающ ыход которого подкл ходу делителя .часто ль фронтов 3, выход к входу фазового ди и двоичй генечен кы 2,которогокримина 30 Изобретение относится к радиотехнике и может быть использовано в системах связи, предназначенных для передачи дискретных сообщений, в телеграфии и в системах с импульсно 5 кодовой модуляцией.Известно устройство для синхронизации двоичных сигналов, содержащее задающий генератор, выход которого. подключен к счетному входу делителя частоты, и выделитель фронтов, выход которого подключен к входу фазового дискриминатора 11 .Однако в известном устройстве недостаточные помехозащищенность и точность синхронизации,Цель изобретения в повышение помехозащищенности и точности синхро-низации.Для этого в устройство для синхронизации двоичных сигналов, содержащее задающий генератор, выход которого подключен к счетному входу делителя частоты, и выделитель фрон-ов, выход которого подключен к входу фазо 25 вого дискриминатора, введены два двух- разрядных регистра сдвига, дополнительный выделитель фронтов, два элемента И и элемент ИЛИ, При этом пе вый и второй выходы фазового дискр минатора подключены соответственнок входам первого и второго двухразрядных регистров сдвига, прямой иинверсный выходы которых подключенысоответственно к первому и второмувходам первого и второго элементов И,третьи инверсные входы которых соединены соответственно с прямыми выходами второго и первого двухразрядныхрегистров сдвига. К управляющим входам первого и второго элементов И ик входу обнуление первого и второго двухраэрядных регистров сдвигаподключен выход делителя частоты через дополнительный выделитель фронтов,причем выходы первого и второго элементов И через элемент ИЛИ подключенык первому управляющему входу делителячастоты, к второму управляющему входукоторого подключен выход первого элемента И.На чертеже изображена структурнаяэлектрическая схема предлагаемого устройства,Устройс иных сигнал иратор 1, в Юсчетному в ти выделитеподключен стора 4; два двухразрядных регистра сдвига 5 и б; дополнительный выдели- тель Фронтов 7, два элемента И 8, 9 и элемент ИЛИ 10, Первый и второй вы,ходы Фазового дискриминатора 4 подключены соответственно к входам первого и второго двухразрядных регистров сдвига 5, б, прямой и инверсный выходы которых подключены соответственно к первому и второму входам первого и второго элементов И 8, 9, третьи инверсные входы которых соединены соответ О ственно с прямыми выходами второго и первого двухразрядных регистров сдвига 5, б. К управляющим входам первого и второго элементов И 8, 9 ик входу обнуление первого и вто рого двухразрядных регистров сдвига 5, б подключен выход делителя частоты 2 через дополнительный выделитель Фронтов 7, причем выходы первого и второго элементов И 8, 9 через эле мент ИЛИ 10 подключены к первому управляющему входу делителя частоты 2, к второму управляющему входу которого подключен выход первого элемента И 8.Устройство работает следующим образом. Последовательность высокочастотных импульсов частоты 1 = КВ (где В - скорость передачи двоийных сигналов, К - коэффициент деления делителя частоты 2) с выхода задающего генератора 1 поступает на счетный вход делителя частоты 2. С входа устройства на вход выделителя фронтов 3 поступает сигнал данных. Сигнал с выхода выделителя Фронтов 3, длительностью в один период высокочастотного 35 колебания задающего генератора 1,определяющий значащий момент сигнала данных, поступает на вход Фазового дискриминатора 4, на другой вход которого поступает сигнал типа меандр 40 с выхода последнего разряда делителя частоты 2.Таким образом, на одном выходе фазового дискриминатора в течение интервала времени, равного длительности 45 единичного элемента, будут проходить сигналы выделителя фронтов 3, когдана другом его входе присутствует потенциал логической единицы, и соответственно на другом выходе - когда присутствует потенциал логического нуля. Двухразрядные регистры сдвига 5, бвыполняют функцию памяти прихода значащих моментов данных на интервалеотставания или интервале опережениясоответственно.В исходном состоянии сигналом,поступающим на входы обнуление.двухразрядных регистров сдвига 5, б свыхода дополнительного выделителяФронтов 7, на вход которого поступает сигнал с выхода последнего разрядаделителя частоты 2, устанавливаетсясостояние .00.Двухразрядные регистры сдвига 5, 6осуществляют последовательную запись 65 логической .диницы со сдвигом только при наличии потенциала логической ед. ницы на их входах.Таким образом, при поступлении первого сигнала на входе в двухразряд ном регистре 5 или 6 устанавливается состояние 01, при поступлении вто рого сигнала состояние 11, которое сохраняется независимо от поступления следующих сигналов вплоть до последующего обнуления.Элементы И 8, 9 совместно с двух- разрядными регистрами сдвига 5, б определяют достоверность предыдущего единичного элемента сигнала данных.Сигналы с прямого выхода первого разряда и с инверсного выхода второго разряда двухразрядных регистров сдвига 5, б поступают на первый и второй вход элементов И 8, 9 соответственно, на третьи входы которых поступают инверсные сигналы с выхода первого разряда двухразрядных регистров сдвига 5, б соответственно, и на четвертые входы которых поступает сигнал обнуление с выхода Дополнительного выделителя Фронтов 7 сигнала,Сигналы с выходов элементов И 8,9 поступают на входы элемента ИЛИ 10, с выхода которого сигнал поступает на управляющий вход делителя частоты 2 и устанавливает его в режим управления деления. В случае истинности переключательной функции на выходе элемента И 8 сигнал поступает на управляющий вход делителя частоты 2, устанавливая его в режим деление с добавлением импульсов. При отсутствии сигнала на управляющем входе делителя частоты 2 устанавливается режим деление с вычитанием импульсов.Таким образом, при приходе достоверного единичного элемента и наличии расстройки фазы происходит ее коррекция с коррекционным шагом, равным одному периоду высокочастотного колебания задающего генератора.В предложенном устройстве помехозащищенность и точность синхронизации по сравнению с известным лучше.Формула изобретенияУстройство для синхронизации двоичных сигналов, содержащее задающий генератор, выход которого подключен к счетному входу делителя частоты, и выделитель фронтов, выход которого подключен к входу фазового дискриминатора, о т л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности и точности синхронизации, введены два двухразрядных регистра сдвига, дополнительный выделитель Фронтов, два элемента И и элемент ИЛИ,при этом первый и второй выходы Фазового дискриминатора подключены соответственно636813 1 О юылод вдЫ Составитель Г. Сер ваРедактор И. Карпас Техред к.Гаврон Корректор И. Гоксич Тираж 763 венного комит елам изобрете осква, Ж,Под а Ии рыти наб,з 6971/50 ЦНИИПИ Госуда исцоестров СС а Сове йиот ушская 303 Филиал ППП Патент, г, Ужгород, ул. Проектная к входам первого и второго лвухразрядцых регистров сдвига, прямой и инверсный выходы которых подключецы соответственно к первому и второму входампервого и второго элементов И,третьиинверсные входы которых соединены соответственно с прямыми выходами второго и первого двухразрядных регистров сдвига, а к управляющим входампервого и второго элементов И и квходу обнуление первого и второго двухразрядцых регистров сдвига подключен выход делителя частоты через дополнительный выделитель фронтов, причем выходы первого и второго элементов И через элемент И 31 И подключены к первому управляющему входу делителя частоты, ко второму управляющему входу которого подключен выход первого элемента И.Источцики информации, принятые во внимание при экспертизе:1.Авторское свидетельство СССР У 403096, кл. Н 04 Ь 7/10, 1972,