Устройство для вычисления квадратного корня из суммы квадратов двух чисел

Номер патента: 217719

Опубликовано: 01.01.1968

Автор: Бессонов

МПК: G06F 7/24

Метки: всего, выборки, групп, заданное, разрядов, сдвига, числа, этих

...входу 14), а затем дешифраторы 3 и 4 устанавливают их в положение О (каждый по одному вентилю) в зависимости от установ ленных чисел на этих дешифраторах.После этого сигналы с вентилей 5, открытых в соответствии с набранным кодом на дешифраторах, поступают на входы 15, 1 б, 17, 18, 19, 20, 21, 22 вентилей б и 7.Если на дешифраторе 2 установлено число К, а на дешифраторе 4 - число и, причем К(т, то с вентилей 5 в разрядах от К до и будут выдаваться сигналы, а с остальных разрядов сигналов выдаваться не будет. При К) т с дешифратора 2 выдается дополнительный сигнал в первый разряд вентиля 5, после чего с вентилей 5, начиная с первого разряда по т-й разряд и с К-го разряда по последний разряд, будут выданы сигналы, а с вентилей 5 в...

Номер патента: 259475

Опубликовано: 01.01.1970

Авторы: Институт, Мишин, Пачесгх, Хрущев

МПК: G06F 7/00

Метки: вычислительной, среды, элемент

...следующим образом. Если единица находится ,в первом разряде регистра сдвига (один,из триггеров Т, - Т 4 также находится в состоянии единица), то при подаче разрешающего сигнала на вход 2 б она поступает через схему И 6 на выход 9 - осуществляется выборка первого направления; если единица находится во втором, разряде регистра сдвига, то при подаче разрешающего сигнала на,вход 2 б она поступает через схему И-, на выход 10 - осуществляется выборка второго направления и т. д. Таким образом, в зависимости от положения единицы в репистре сдвига выбирается одно,из возможных направлений для установки,в единицу триггеров,выбора направлений последующего (соседпего)элемента среды.Регистр сдвига выполняет также функцию запоминания кода...

Номер патента: 1264239

Опубликовано: 15.10.1986

Авторы: Беляков, Гайдуков, Олеринский, Пресняков

МПК: G06F 13/00

Метки: буферное, запоминающее

...устройства регистр 5 сдвиганаходится в состоянии 00, а навыходе триггера 2 имеется запрещающий потенциал, препятствующий прохождению через элемент И 3 тактовыхимпульсов с второго входа 13 устройства,Очередной цикл работы устройстваначинается с поступления очередного"синхроимпульса по первому входу 12устройства и соответствующего емуочередного сообщения по третьемувходу 14 устройства, Синхроимпульсучитывается счетчиком 1 и взводиттриггер 2, в результате чего на выходе последнего образуется разрешающий потенциал, поступающий на первый вход элемента И 3.В дальнейшем работа устройства происходит в несколько тактов,4Такт 1. Начинается с момента появления на выходе элемента И 3 первого тактового импульса в цикле.Тактовый импульс...

Номер патента: 1410057

Опубликовано: 15.07.1988

Авторы: Абдуллаев, Багиров, Ильканаев, Мкртычев

МПК: G06F 17/15

Метки: задержки, корреляционное

...числотактов, которое определяется исходяиз максимально возможной ошибки между компенсируемой и расчетной геометрической задержкой. Если при этом коды на входах блока сравнения 5 не совпадут, что может иметь место при наличии ошибки в ретранслированном массиве, на выходе переноса второго счетчика 8 формируется импульс, который фиксируется первым счетчиком1 О. При этом происходит сдвиг импульсов в регистре сдвига 2 в противоположном направлении на и тактов. Низкий логический уровень, возникающий на соответствующем выходе дешифратора 9, запирает соответствующие элементы И первой 3 и второй 4 групп, исключая из сравнения ш разрядов регистров сдвига 1 и 2. Число ш должно определяться из условия аК, где К - максимально возможное число...

Номер патента: 1413656

Опубликовано: 30.07.1988

Автор: Кулаковский

МПК: G08C 19/28

Метки: двоичных, комбинации, обнаружения, приема, сигналов

...импульсов, при этом первыми, вторыми и третьими следуют импульсы соответственно на первом, втором и третьем выходе распределителя 51. Импульсы с третьего выхода распределителя 5 проходят на выход 18 программатора и через коммутатор 2 -- на суммирующий вход счетчика 2, обеспечивая тем самым последовательное сцитывание ячеек блока 5 памяти на входы 5 программатора 11, залейство. ванные следующим образом: разряды от 0 до гп - 1 подклюцены к соответствующим входам данных регистра 43 и первым входам элементов сравнения 35.1, , 35.гп группы, вторые входы которых соединены с соответствующими выходами счетчика 34; гп-й разряд подключен к инверсному входу элемента ЗАПРЕТ 47 для выделения признака маски и входу элемента И 37 лля...