Буферное запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1264239
Авторы: Беляков, Гайдуков, Олеринский, Пресняков
Текст
СООЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 9) (Ш 504 6 Об Г 13/ ИЯ ОПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ л ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРВ 991512, кл. й 11 С 19/00, 1982.Авторское свидетельство СССР9 1034069, кл. С 11 С 9/00, 1983.(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобрлительной етение относится к вычис технике и может быть использовано в буферных запоминающих устройствах систем ввода и систем обработки информации многоканальных измерительных комплексов. Цельизобретения - расширение функциональных возможностей устройства за счет осуществления последовательно-кольцевой записи информации. Для этого в буферное запоминающее устройство, содержащее накопитель 11, сумматор 10, счетчик 1, триггер 2, элемент И Э, введены регистры 4, 5 сдвига, группа 6 элементов И, элементы 7,8, 9 задержки с соответствующими функциональными связями, 1 ил.с Я.Изобретение относится к вычислительной технике и может быть использовано в буферных запоминающих устройствах систем ввода и систем обработки информации многоканальных измерительных комплексов.Цель изобретения - расширение функциональных возможностей устройства эа счет осуществления последовательно-кольцевой записи информа 10 ции.На чертеже приведена структурная схема устройства механизм считывания информации из массивов устройства не показан).Устройство содержит счетчик 1, триггер 2, элемент И 3, первый регистр 4 сдвига, второй регистр 5 сдвига, группу элементов И 6, первый элемент 7 задержки, второй элемент 8 задержки, третий элемент 9 задержки, сумматор 10, накопитель 11, первый вход 12 устройства, второй вход 13 устройства, третий вход 14 устройства, шины 15-17.Счетчик 1 предназначен для Фиксации синхросигналов, поступающих на первый вход 12 устройства одновременно с информационными сообщениями. Выходы старших разрядов счетчика образуют группу выходов 15, а выходы младших разрядов - группу выходов 16, причем выходы младших разрядов подаются на сумматор 10 непосредственно, а выходы старших разрядов - через элементы И 6, Число младших разрядов счетчика определяется емкостью меньшего массива буфера, а число старших разрядов равно числу массивов.Триггер 2 предназначен для фикса" ции начала и конца цикла работы устройства. Цикл начинается в момент поступления на первый вход 12 устройства синхроимпульса и отмечается по. - явлением разрешающего потенциала на выходе триггера в результате воздействия синхроимпульса на его первый вход. Цикл оканчивается в момент появления на выходе триггера запрещающего потенциала в результате воздействия на второй вход триггера сигнала с выхода элемента 9 задержки. 15 20 25 30 35 40 45 50 Элемент И 3 предназначен для коммутации через его второй вход так товых импульсов генератора (не показан) с второго входа 13 устройства. Каждый тактовый импульс с выхода эле 39 ьмента И 3 является управляющим сигналом для накопителя 11 и регистров4 и 5 сдвига,Первый регистр 4 сдвига предназначен для Фиксации и последующегосдвига сообщения, поступающего наего вход с третьего входа 14 устройства, Сообщение представляет собой совокупность измерений, каждоеиз которых подлежит записи в соответствующий массив накопителя 11,В каждом такте цикла работы устройства в регистре производитсягрупповой сдвиг хранимой информациитаким образом, чтобы к записи в накопитель было подготовлено очередное измерение сообщения.Второй регистр 5 сдвига предназначен для образования последовательности констант 001,0011,00111,011,11 в цикле работыустройства. Число вырабатываемыхконстант равно числу старших разрядов счетчика 1. В начале каждогоцикла регистр находится в состоя-нии 00. Установка его в этосостояние иэ состояния 11 производится сигналом с выхода элемента9 задержки в последнем такте цикла.Образование констант производитсяпри помощи сигналов сдвига и установки младшего разряда в 1, поступающих соответственно с выходовэлементов 7 и 8 задержки.1Элементы И 6 предназначены для коммутации старших разрядов 15 счетчика 1 на соответствующие входы 17 сумматора 10. Коммутация тех или иных элементов И 6 определяется константой, поступающей на их первые входы с регистра 5 сдвигаЭлементы 7 и 8 задержки предназначены для задержки тактового импульса с выхода элемента И 3 на время, большее времени записи измерения с регистра 4 сдвига в накопитель 11, Выход элемента 7 задержки соединен со сдвигающими входами регистров 4 и 5 сдвига. Задержанным этим элементом на времятактовый импульс производит групповой сдвиг в регистре 4 сдвига и поразрядный сдвиг в регистре 5 сдвига. Импульс с выхода элемента 8 задержки, задерживающего тактовый импульс наТ , осуществляет запись 1 в правйй (младший) разряд регистра 5 сдвига. Наличие элементов 7 и 8 задерж1264239 1 О ки позволяет образовывать константы в регистре 5 сдвига для соответствующих тактов цикла работы устройства.Элемент 9 задержки предназначенлдля задержки на времяпотенциалас выхода старшего (левого) разрядарегистра 5 сдвига с целью своевременной фиксации конца цикла работыустройства состоянием триггера 2и приведения в исходное (нулевое)состояние регистра 5 сдвига,Сумматор 10 предназначен для образования адреса обращения к накопителю 11 в результате суммирования 15двух слагаемых, Первое слагаемоепредставляет собой композицию младших разрядов счетчика 1, поступающих по шинам 16, и старших разрядовсчетчика, коммутируемых через эле-, 20менты И 6 сигналом с регистра 5 сдвига. Вторым слагаемым является константа с регистра 5 сдвига, Весаразрядов константы равны весам соответствующих старших разрядов счет чика 1, Если второе слагаемое равно 00, то старшие разряды счетчика 1 в образовании первого слагаемого не участвуют и результатомсуммирования является код младших 0разрядов счетчика 1,Накопитель 11 предназначен дляфиксации по сигналу с выхода элемента И 3 измерения с регистра 4 сдвига по адресу с сумматора 10.35Устройство работает следующим образом,Перед началом очередного циклаработы устройства регистр 5 сдвиганаходится в состоянии 00, а навыходе триггера 2 имеется запрещающий потенциал, препятствующий прохождению через элемент И 3 тактовыхимпульсов с второго входа 13 устройства,Очередной цикл работы устройстваначинается с поступления очередного"синхроимпульса по первому входу 12устройства и соответствующего емуочередного сообщения по третьемувходу 14 устройства, Синхроимпульсучитывается счетчиком 1 и взводиттриггер 2, в результате чего на выходе последнего образуется разрешающий потенциал, поступающий на первый вход элемента И 3.В дальнейшем работа устройства происходит в несколько тактов,4Такт 1. Начинается с момента появления на выходе элемента И 3 первого тактового импульса в цикле.Тактовый импульс воздействует науправляющий вход накопителя 11, нрезультате чего в последнем запускается циклограмма режима "Запись".Поскольку при этом регистр 5 сдвига находится в состоянии 00 и навыходах всех элементов И 6 имеютместо О, то результатом суммирования, а следовательно, и адресом памяти является состояние младших разрядов счетчика 1, поступающих насумматор 1 О по шинам 16. По этомуадресу в память записывается измерение, содержащееся в той части регистра 4 сдвига, которая соединенас информационным входом накопителя 11.Спустя время , (большее, чемвремя записи измерения в память)тактовый импульс появляется на выходе элемента 7 задержки, в результате чего, но-первых, производитсягрупповой сдвиг в регистре 4 сдвигаи в той его части, которая соединена с накопителем 11, фиксируетсявторое измерение сообщения, во-вторых, осуществляется сдвиг на одинразряд влево содержимого регистра5 сдвига. Однако, поскольку этотрегистр находился в состоянии 00,то после воздействия импульса сдвига состояние его не меняется.лСпустя времяс начала такта() тактовый импульс появляетсяна выходе элемента 8 задержки, врезультате чего в младший разрядрегистра 5 сдвига заносится 1 и регистр принимает состояние 001. Всоответствии с его состоянием черезсоответствующий элемент И 6 транслируется состояние правого (младшего) из старших разрядов счетчика 1на соответствующий вход 17 группывходов сумматора 10,Поскольку первым слагаемым сталочисло 00 Ь а а , где а авзначения младших разрядов, Ь, - значение правого из старших разрядовсчетчика 1, а вторым слагаемым - константа 001, на выходе сумматора10 образуется число, соответствующее следующему адресу из второгомассива памяти, по которому следуетзаписать второе измерение с регистра 4 сдвига.1264239 бливается - 11, Однако через время л= -(й,+ -, ), где 1 - период поступления тактовых импульсов с выхода элемента И 3, появля -ется сигнал на выходе элемента 9задержки, в результате действия которого регистр 5 принимает исходноесостояние 00, а триггер 2 переводится в состояние с запрещающимО потенциалом на выходе.На этом кончается последний такти, соответственно, цикл работы устройства по обслуживанию поступившегосообщения,15 Время задержкивыбираетсябольшим, чем 1 +(Т -.,), посколькутпотенциал 1 на выходе старшего разряда регистра 5 сдвига появляется впредпоследнем такте,20Формула изобретения рого тактового импульса, в результате чего в накопитель 11 по адресу00 Ь,а а записывается второе1измерение с регистра 4 сдвига. Сигналом с выхода элемента 7 задержкипроизводится групповой сдвиг в регистре 4 (и на той его части, которая сопрягается с накопителем 11,фиксируется третье измерение)и сдвиг в регистре 5 сдвига, который принимает состояние 0010,Однако спустя время- , появляется сигнал на выходе элемента 8 задержки, и состояние регистра 5 сдвига становится 0011,В соответствии с новой константой через элементы И 6 транслируются значения первого и второго правых из старших разрядов счетчика 1на соответствующие входы 17 сумматора 10. 25Лоскольку одним из слагаемых теперь стала константа 0,11, а вторым - число 00 Ь Ь а а , регф 1 фзультатом суммировайия стал адресячейки третьего массива, в который 30следует записать третье измерениес регистра 4.Следующие такты работы устройства аналогичны,Леред началом последнего тактав регистре 4 сдвига содержится последнее измерение, а на выходе сум.матора 10 сформирован адрес ячейкипоследнего массива путем суммирования константы 11 и числа Ь Ь 40) ф" 1а а, .Последний такт. Начинается с момента появления на выходе элементаИ 3 последнего тактового импульсав цикле. В результате воздействия 45этого импульса в накопитель 11 записывается носледнее измерение срегистра 4 сдвига.Лоявление сигнала на выходе элемента 7 задержки приводит к групповому сдвигу информации в регистре 4(после чего регистр полностью очищается и принимает состояние 00)и сдвигу в регистре 5, который принимает состояние 110. Спустя вре.мя -Т в результате действиясигнала с выхода элемента 8 задержки состояние регистра 5 восстанав 3На этом первый такт цикла функционирования устройства кончаетсяТакт 2, Начинается с момента появления на выходе элемента И 3 втоБуФерное запоминающее устройство, содержащее накопитель, сумматор, счетчик, триггер, элемент И, причем первый вход накопителя соединен с выходом сумматора, входы первой группы которого соединены с выходами первой группы счетчика, вход которого соединен с первым входом триггера и является первым входом устройства, выход триггера подключен к одному входу элемента И, о т л и ч а ю щ ее с. я тем, что, с целью расширения функциональных возможностей устройства за счет осуществления последовательно-кольцевой записи информации, оно содержит первый и второй регистры сдвига, группу элементов И, элементы задержки, причем другой вход элемента И является вторым входом устройства, третьим входом которого является первый вход первого регистра сдвига, выход которого соединен с вторым входом накопителя, третий вход которого соединен с выходом элемента И и. с входами первого и второго элементов задержки, выходвторого элемента задержки подключенк первому входу второго регистрасдвига, выход первого элемента задержки соединен с вторыми входамирегистров сдвига, выходы второго ре.гистра сдвига подключены к первымвходам элементов И группы и входамвторой группы сумматора, входы третьей группы которого соединены с выходами элементов И группы, вторыевходы которых подключены к выходам7 1264239 8второй группы счетчика, выход старше- задержки, выход которого подключен к го разряда второго регистра сдвига третьему входу второго регистра сдвисоединен с входом третьего элемента га и второму входу триггера.Составитель О.Кулаков Редактор М.Циткина Техред И.Попович Корректор О,Луговая Заказ 5568/52 Тираж 671 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж,Раущская наб., д, 45Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
СмотретьЗаявка
3852111, 04.02.1985
ПРЕДПРИЯТИЕ ПЯ А-3756
БЕЛЯКОВ АНАТОЛИЙ ИВАНОВИЧ, ГАЙДУКОВ ВЛАДИМИР ПЕТРОВИЧ, ОЛЕРИНСКИЙ ЕВГЕНИЙ ВЛАДИМИРОВИЧ, ПРЕСНЯКОВ АЛЕКСАНДР НИКОЛАЕВИЧ
МПК / Метки
МПК: G06F 13/00
Метки: буферное, запоминающее
Опубликовано: 15.10.1986
Код ссылки
<a href="https://patents.su/5-1264239-bufernoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Буферное запоминающее устройство</a>
Предыдущий патент: Устройство для изготовления запоминающих матриц на биаксах
Следующий патент: Оперативное запоминающее устройство
Случайный патент: Устройство для позиционного регулирования