Ячейка памяти

б, дои и 0 и и с Фгй"ме ИЗОБРЕТЕН ИЯ Союз СоветскихСониапистицесиихРеспублик, св 2) Заявлено 30,12,75 (21) 2308308/18(51) М. 1/00 осударственный коциСовете Министров С 6 Соо делец нзобретении откро 1 тий 8 Гюллетень34 описания 03,08,78. Ф. Рыбакин Научно-исследовательский и проектный институавтоматизированных систем управления 71) Заявитель 4 ИКА ПЛМ Изобретение отн Ной технике и м ся в устройствах а ники,осится к вычислительожет использовать 7томатики и телемехае Т- нхр они 1 мииу с присоединением заявк(43) Опубликовано 15,0 Известны ячейки памяти с фазоимпульоным представлением информации, построенные на базе релаксационного генератора. Одна из известных ячеек памяти содержит емкостный накопитель, диодный компаратор, источник опорного напряжения, транзисторный ключ и инвертор сброса Я. Для получения большого числа, устойчивых состояний питание емкостного накопителя осуществляется от высоковольтного источника питания или от низковольтного источника через стабилизатор тока, Это затрудняет реализацию ячейки памяти на интегральных схемах. Кроме того, надежная работа такой ячейки памяти обеспечивается в сравнительно узком диапазоне дестабилизирующих факторов (температуры и частоты, синхронизации), Из известьных ячеек памяти наиболее близкой к изобретению по технической сущности является ячейка памяти, содержащая после Б довательно соединенные элемент корреиции, компаратор, накопительный элемент и ключ, подключенные к шине нулевого потенциала, элементы И-НЕ, одни входы которых соединены с одной из управляющих шин, другие входы - с другими управляющими шинами, и инвертор, соединенный с накопительным элементом 21, Формирование выходных импульсов с фазой, соответствующей записанному в ячейку памяти числу, производится транзисторным ключом на синхроимпульсах, частота следования которых равна опорной последовательности импульсов, При этом каж дому тт -выходному импульсу должно предшествовать сравнение напряжений на емкостном накопителе и цепи самонастройки, т. е. момент компарации по времени должен попадать на паузу 6 тт между тт-тт (тт) -синхроимпульс ом ериод следования импульсов тельиость синхр оимпульса.В атой" ячейке памяти выпопнение указанного условия соблюдается только в узкомдиапазоне изменений внешней температуры, питающих напряжений и частоты импульсов синхронизации. Это ограничивает при 3менение известной ячейки памяти в промышленных устройствах вычислительнойтехникй, автоматики и телемеханики,работающих, как правило, в условияхинтенсивных помех и одновременном воздействии различного рода дестабилизирующих факторов.Целью изобретения является повышение надежности эа счет расширения области компарации. В описываемой ячейкеэто достигается тем, что она содержиттриггер, элементы И и элемент ИЛИ, выход которого соединен с инвертором, входы - с одной иэ управляющих шин и выходами элементов И, первые входы которых подключены к другим управпяющимшинам, вторые входы - к ключу, а третьивходы - к выходам триггера, входы которого соединены с выходами элементовИ-НЕ.г 5На фиг. 1 представлена принципиальнаясхема описываемой ячейки на фиг. 2 временные диаграммы, поясняющие ееработу,Ячейка памяти содержит последователь-но соединенные элемент 1 коррекции, компаратор 2, накопительный элемент 3 иключ 4, подключенные к шине 5 нулевогопотенциала, элементы И-НЕ 6 и 7, однивходы которых соединены с одной иэ управляюших шин; 8, а другие входы - с другими управляющими шинами 9 и 10, инвертор 11, соединенный снакопительным.элементом 3, триггер 12, элементы И13 и 14 и элемент ИЛИ 15, выход котброго соединен с инвертором 11, входыс одной из управляющих шин 8 и выходами элементов И 13 и 14, первые входыкоторыхподключены к другим управляющим шинам 9 и 10, вторые входы - кключу 4, а третьи входы - к выходамтриггера 12, входы которого соединеныс выходами элементов И-НЕ 6 и 7,На выход.16 ячейки памяти подается периодическая последовательность импульсов с фазой, соответствующей хранимомучислу.На фиг, 2 приняты обозначения:0 и 0 -нечетные и четные импульсыопорной частоты, подаваемые на шины у9 и 10О - импульсы записи информации,синхронизированные импульсами опоцнойчастоты,Ц- напряжение на инверсном выходе триггера 12;О и О- выходные импульсы элеи ементов И 13 и 14;0 - напряжение делителя элемента1 коррекции,О - напряжение на накопительномэлементе 3О,- напряжение на выходе ключа 4О - импульсы на выходе 16 ячейкипамяти,Ф, Т - длительность импульса записи иипериод следования импульсов частоты(частота синхронизации)17 и 18 - предлагаемые эпюры напряжений на накопительном элементе 3при наличии дестабилизирующих факторов,Работа ячейки памяти с шестью устойчивыми состояниями ( И = 6), в которой предварительно записано число ф 1 ф.При отсутствии сигналов на шине 8 записиинформации элементы И-НЕ 6 и 7 заперты, а импульсы с фазами нечетной ифазами четной последовательностей опорной частоты, поступающие на шины 9 и10, не изменяют состояния триггера 12,На прямом выходе этого триггера 12присутствует высокий положительный потенциал, а на инверсном - нулевой, благодаря которым апемент , И 13 подготоапен, а алемент И 14 заперт по вторымвходам, Пусть в момент времени 1 о напряжение Ц на накопительном апемевте 3 линейно нарастает,тогда на выходеключа 4 формируется нулевой потенциал,который в свою очередь запирает по соответствующим входам апементы И 13 и14, и следовательно, предотвращает поступление импульсов опорной частоты через элемент ИЛИ 15 на вход инвертора11. В момент временинапряжениеЦ достигает уровня М; делителя апемента 1 коррекции; заряд накопительного элемента 3 прекращается и на выходе ключа 4 появляется высокий потенциал.При этом апемент И 13 подготавливаевся к пропуску импульса с фазой нечетнойпоследовательности, так как на второй егцвход ранее был подан разрешающий потенциал,с триггера 12, а апемент И 14остается запертым. Импульс с фазой нечетной последовательности с шины 9,пройдя через алемвнты 13 и 15, в моментвремени %,вызывает появление отрицательного импульса на выходе инвертора11. В результате емкость накопительйого элемента 3 разряжается до потенциала, близкого к нулю, а по истечении624292 ф ормула изобретения времени Ьдействия этого импульса снова начинается ее линейный заряд.Запись информации осуществляется подачей на шину 8 импульса, синхронизированного опорной частотой. Этот импульс проходит через элемент ИЛИ 18 и инвер- ф тор 11 на выход 16 ячейки памяти и одновреме нно разряжает емкость накопительного элемента 3. При этом в зави" симости от совпадения сигналов на входах элементов И-НЕ 6 или 7 триггер 12 устанавливается в единичное или нулевое состояние, обеспечивая в дальнейшем нрохождение нечетных ипи четных импульсов опорной частоты на разряд накопительного элемента 3 через элементы 13 илн 14, 18 и инвертор 11.В качестве примера на фиг. 2 в момент времени 1 . показана запись числа в ячейку памяти. Начиная с момента времени Ф, все процессы в схеме проио ф ходят с тем отличием, что триггер 12 . выдает высокий уровень напряжения с инверсного выхода, а компарация и разряд накопительного элемента 3 осушесч впяются соответственно в моменты Ф и 18 27 одновременно с появлением импульсов опорной частоты с фазами нечетной и чеъной последовательностей.При повышении или понижении температуры внешней среды параметры пако- ф пительного элемента, ключа 4 и других элементов схемы могут изменяться так, . что участок заряда накопительного апемента оказывается либо выше (эпюра 17), либо ниже эпюра 18) графика Р и соответственно моменты компарвцаи сдвинутся относительно метки Фвлево(Фй)или вправоИИэ временных диаграмм видно, что ячейка памяти сохраняет звцисанное в нее число при условии попадания моментов компарации между двумя соседними импульсами четной или нечетной после 6довательности. Продолжительность этогоинтервала составляет 2 Т ит, е,превышает на один период интервал(Т) компарацни в известной ячейке,Таким образом, необходимым и достаточным условием надежной работы ячейки памяти является первоначальная установка, такого уровня напряжения - делителя элемента 1 коррекции, чтобы заряд накопительного элемента 3 прекращался в области.П) - 1 актового импульса опор ной частоты, начийая с момента заряда,Ячейка памяти, содержащая последовательно соединенные элемент коррекции, омпаратор, накопительный элемент и ключ, подключенные к шине нулевого потенциала, элементы И-НЕ, одни входы. которых соединены. с одной иэ управпяющих шин, другие входы - с другими управляющими шинами, и ийвертор, соединенный с пака иительным элементом, о т л и ч а ющ а я с я тем, что, с целью повышения надежности ячейки, она содержит триггер, жементы И и элемент ИЛИ, выход которого соединен с инвертором, входы - с одной из управляющих шин и выходами элементов И, первые входы которых подключены к другим управляющим шинам, вторые входы - к ключу, а третьи входык выходам триггера, входы которого соединены с выходами элементов И-НЕ.Источники информации, принятыв во внимание при экспертизе:1. Журнал фйеханизация и автоматизация управлениями 1970, М 3, с. 34 38.2. Ситников Л, С. Многоустойчивые элементы в цифровой измерительной тезнике, Киев, фНаукова думка, 1970, с. 48-49./42 ПИ Государс ло дел 11 ИЗБ, МТираж 717 Подписное,твенного комитета Совета Министроам изобретений и открытийосква, Ж 35, Раушская наб., д. 4/5 За Филиал ППП фПатещф, г, Ужгород, ул. Проекты Составитель В. ФроловедакторЛ. Тюрина Телред Е. Давидович. Корректор А Грицеикказ 5195СС Р