Устройство экстраполяции временного интервала

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических республик/2 присоединением эаяв Гвердаретивииый иаяитвтВвавти Миииетраа ИВРвв нива иааарвтвиийи втирмтий) Дата опубликования опис ия 16057 72) втор изобретени Швец 1) Заявите УСТРОЙСТВО ЭКСТРАПОЛ ИНТЕРВАЛВРЕМЕННОГ асти О Изобретение относится к обл вычислительной техники.Известно устройство экстраполяции. временного интервала, содержащее генератор, регистр, ключ ввода информации в регистр, счетчик, компаратор для сравнения информации регистра и счетчика и ряд обслуживающих схем. Расширение временного диапазона вызывает наращивание числа разрядов реги стра, счетчика и объема компаратора и снижение надежности работы устройства 1 .Наиболее близким по технической сущности к предлагаемому является уст-ройство, содержащее генератор тактовых импульсов, выход которого через делитель частоты подключен ко входам дешифратора, выходы которого через первый логический элемент ИЛИ соеди нен с первыми входами логических элементов И, вторые входы которых соединены с выходами триггеров, первый вход первого триггера соединен с источником сигнала 1 Пуск, а второй вход 25 через первый инвертор - с выходом второго логического элемента ИЛИ, первый вход второго триггера соединен с источником сигнала Сброс 1, а его второй вход через второй инвертор - ЗО с выходом третьего логического элемента ИЛИ, причем первые входы второго и третьего логических элементов ИЛИ объединены и соединены с ключом сброса, второй вход второго логического элемента ИЛИ соединен с источником сигнала Стоп, а второй вход третвего логического элемента ИЛИ - с выходом компаратора, вход управления которого соединен с выходом второго триггера 2.Недостатком устройства является недостаточный временной диапазон.Целью изобретения является расширение временного диапазона.Эта цель достигается тем, что в устройство, содержащее генератор тактовых импульсов, выход которого через делитель частоты подключен ко входам дешифратора, выходы которого через первый логический элемент ИЛИ соединены с первыми входами логических элементов И, вторые входы которых соединены с выходами триггеров, первый вход первого триггера соединен с источником сигнала Пускф, а второй вход его через первый инвертор - с выходом второго логического. элемента ИЛИ, первый вход второго триггера соединен с источником сигнала Сбою.,а его второй вход через второй инвертор - с выходом третьего логическогоэлемента ИЛИ, причем первые входывторого и третьего логических элемен-тов ИЛИ объединены и соединены с ключом сбобса, второй вхсц второго логического элемента ИЛИ соединен с источ ником сигнала Стоп, а второй вход третьего логического элемента ИЛИ соединен с выходом компаратора, вход управления которого связан с выходом второго триггера, введены счетчик циклов изменения частоты, счетчики циклов первого и второго интервалов и блок переполнения, причем первые входы счетчиков первого и второго интервалов соединены с выходами логических элементов И, а их вторые входы .объединены и подключены ко входу второго инвертора и выходу счетчика цик" юв изменения частоты, а выходы счет 20 иков первого и второго циклов измерения поразрядно подключены ко входам компаратора, при этом выходы счетчика циклов изменения частоты поразряго 6 но соединены со входами дешифратора, 5 а вход счетчика циклов изменения частоты соединен непосредственно и через блок переполнения с соответствующими выходами счетчика первого интервала.На чертеже приведена структУрная 30 электрическая схема устройства.Устройство содержит генератор тактовых импульсов 1, делитель 2 частоты, счетчик 3 циклов изменения частоты, дешифратор 4, логические элементы ИЛИ 5-7, счетчик 8 первого интервала, триггер 9 пуска, блок переполИения 10, инвертор 11, компаратор 12, триггер 13, логические элементы И 14- 15, счетчик 16 второго интервала, ин вертор 17 и ключ 18 сброса.На входы 19 и 20 поданы сигналы Пуск и 1 СтопВыходной сигнал снимается с выхода 21. Источники сигналов и питания на схеме не показаны.Принцип работы устройства заключается в следующем.В исходном состоянии ключ 18 замыкает входы элементов ИЛИ 6 и 7. На выходах этих элементов устанавливает 0 ся единичный сигнал.Инвертор 11 изменяет полярность сигнала, поступающего с выхода элемента ИЛИ 6, на нулевую и этот сигнал поступает на нулевой вход триггера 9, устанавливая его в нулевое состояние на его выходе - нулевой сигнал, который закрывает элемент 14. Так как на выходе элемента 7 единичный сигнал, то на выходе инвертора 17 - нулевой сигнал, который, поступая на нулевой 60 вход триггера 13, устанавливает этот триггер в нулевое состояние - на выходе этого триггера - нулевой сигнал, запрещающий работу элемента 15 и.компаратора 12, Нулевой сигнал на нулевых входах счетчиков 3, 8 и 16 устанавливает эти счетчики в нулевое состояние. Работа компаратора запреша.ыа и на выходе 21 независимо от состояния счетчиков 8 и 16 - единичный сигнал. На входах 19 и 20 единичный сигнал, соответствующий отсутствию этих сигналов.После размыкания ключа 18 устройст во подготовлено к работе. При поступлении на вход 19 нулевого сигнала триггер 9 переключается в единичное состояние - на выходе этого триггера - единичный сигнал, разрешающий работу элемента 14. В этот момент счетчик 3,стоит в нулевом состоянии и через соответствующий этому состоянию элеМент И (не показан), входящий в дешифратор 4 счетчика циклов 3, проходят тактовые импульсы генератора 1, поделенные делителем 2 частоты. После того как счетчик 3 достигает до единицы, второй элемент И (не показан), входящий в дешифратор 4, расшифрует это состояние счетчика 3 и на вход элемента 5 поступят импульсы, имеющиЕ частоту в К раз более низкую, чем . частота генератора 1. Двум импульсам, поступившим на счетчик 3, соответствует на выходе дешифратора 4 частота еще в К 1 раз более низкая и так далее.Через элемент 14 тактовых импульсов, прошедшие через элемент ИЛИ 5,поступают на счетный вход счетчика 8. Когда счетчик 8 заполняется полностью, импульс переполнения счетчика 8 поступает на блок 10. В момент переполнения счетчика 8 блок переполнения 10 выдает на выходе импульс, который поступает на вход установки счетчика 8. Этот импульс записывает в счетчик число в К 1 раз меньшее, чем число, соответствующее переполнению счетчика 8.Перед моментом переполнения во всех разрядах счетчика 8 записано единичное состояние. Очередной тактовый импульс переключает все разряды счет чика в нулевое состояние. Поэтому для записи нового числа в счетчик 8 не требуется обнуления тех разрядов, в которые не производится запись единичного состояния. Одновременно импульс поступает на счетный вход. После этого дешифратор 4 разрешает прохождение импульсов с делителя 2, имеющих частоту в К раз более низкую, чем частота тактовогО -енератора 1. Эти импульсы через элементы 5 и 14 поступают на счетный вход счетчика 8, в котором уже записано число в К раз меньше.Временно диапазон расширяется эд. счет того, что в,момент, когда в к раз уменьшается частота и число насчитанных импульсов, счетчик 8 перепол"б 10297 нен и его воэможности по отсчету импульсов использованы полностью, но после того, как в него записано число в К раэ меньшее, счетчик 8 вновь можно использовать для дальнеашео отсчетачисла импульсов. В.то же время информация об отсчитанном временном интервале, которая равна произведению периода импульсов на их число, сохраняется, так как после уменЬшения11 11 числа насчитанных импульсовК раэ, увеличивается в К раз период их следования.После переполнения счетчика 8 еще раз уменьшается в К раз частота. импульсов, поступающих в счетчик 8, а число, записанное в счетчике.8, уменьшается Ъ фК 1 раз, Нулевой сигнал на входе 20 устанавливает на выхо де элемента б единичный сигнал, а на входе триггера 9 - нулевой сигнал, 20 который возвращает триггер 9 в исход ное состояние. Нулевой сигнал на выходе этого триггера запрещает дальнейший отсчет импульсОв. Кроме этого, нулевой сигнал на входе 20 устанавлива ет триггер 13 в единичное состояние - на выходе его единичный сигнал, который разрешает работу компаратора 12 и элемента 15, через который импульсы поступавт на счетный вход счетчика 16.Начиная со следующего момента, счет импульсов производит счетчик 1 б, а компаратор 12 - подразрядное сравнение информации счетчика 8 и счетчика 1 б. В момент, когда число импульсов, отсчитанных счетчиком 1 б, станет равным числу, записанному в счетчике 8, на выходе компаратора 12 появляется нулевой сигнал, который является выходным импульсом устройства. Нулевой сигнал с выхода компаратора 12 поступает на элемент ИЛИ 7, на выходе, которого сигнал становится единичным, а на выходе инвертора 17 - нулевой сигнал, который возвращает триггер 13 в исходное состояние и обнуляет счетчик 8, счетчик 1 б и счетчик 3. После этого устройство находится в исходном состоянии 30 Формула изобретения 2. Патент США Р 3898571кл. 328-145, 05.081975. Устройство экстраполяции временного интервала, содержащее генератор тактовых импульсов, вьход которого через делитель частоты подключен ко входам дешифратора, выходы которого через первый логический элемент ИЛИ соединены.спервыми.входами логическихэлементов И, вторые входы которых соединены с выходами триггеров, первыйвход первого триггера соединен с источником сигнала Пуск, а второйвход его через первый инвертор с выходом второго логического элементаИЛИ, первый вход второго триггера соединен с источником сигнала Сброса его второй вход через второй инвертор - с выходом третьего логическогОэлемента ИЛИ, причем первые входы второго и третьего логических элементовИЛИ объединены и соединены с ключомсброса, второй вход второго логического элеМента ИЛИ соединен с источником сигнала Стоп, а второй входтретьего логического элемента ИЛИ соединен с выходом компаратора, входуцравления которого связан с выходомвторого триггера, о т л и ч а ю щ е ес я тем, что, с целью расширения временного диапазона, в него введенысчетчик циклов изменения частоты,счетчики первого и второго интервалови блок переполнения, причем первыевходы счетчиков первого и второго интервалов соединены с выходами логических элементов И, а вторые счетчикипервого и второго интервалов объединены и подключены ко входу второгоинвертора и к выходу счетчика цикловизменения частоты, а выходы счетчиковпервого и второго интервалов поразрядно подключены ко входам компаратора,при этом выходы счетчика циклов изменения частоты поразрядно соединенысовходами дешифратора, а вход счетчика циклов изменения частоты соединен непосредственно и через блок переполнения с соответствующими выходами счетчика первого интервала Источники информации, принятые вОвнимание при экспертизе: 1. Патент США. 9 3878370,кл, 331-11, 2408.1974.дак писное ов ССС 4. Филиал ППП фПатент. г. Ужгород, Ул. Проектная, 4 аз 3034/48 Тираж ЦНИИПИ Государственного комит по делам изобрет 113035, Москва, Ж, 1086 Пта Сбвета Миниснии и открытий аушская наб., д