Дешифратор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскиз Социалистических Республик(22) ЗаЯвлено 17.1275 (2 Р) 2300411/21 51) М. Кл 13/ нсоеднненнем заявк ГРРРДЙРРТРРииый иивититОивита Министраи ССОРиа дииия иаобритииии открытий 3) Приоритет 3) Опубликов 53) У 5,0 б,78,Бюллете,нь Эй 21 ния описания 15,05,78(5 ШИФРАТО е 20 25 цель достигае тор, состоящиного каскада, из двух канал Изобретение относится к областивычислительной техники и предназначено для использования в качестве одного из элементов управления матрицейпамяти интегрального оперативногозапоминающего устройства.Известны многоканальные дешифраторы, состоящие из входного и выходногодеформирующих каскадов 11,НедостатоК их - сложность, значит льное потребление мощности.Известен также дешифратор, состоящий из симметричного входного каскада,содержащего в каждом из двух каналоввходные, переключающие и инвертирующие транзисторы, причем эмиттеры входных транзисторов соединены со входами дешифратора, а эмиттеры инвертирующих п-р-и транзисторов подключены кобщей шине, и выходного каскада 21Однако отмечается значительная по"требляемая мощность, низкое быстродей"ствие и надежность.Цель изобретения - повышение быст-родействия, снйжение потребляемой мощности.Эта тся тем, что вдешифра й из симметричного вход содержащего вкаждом ов входные, пере ключающие и инвертирующие транзисторыпричем эмиттеры входных транзисторовсоединены со входом дешифратора, аэмиттеры инвертирующих и-р-п транзисторов подключены к общей шине, и выходного каскада на транзисторах, введены инжектирующие и управляющие транзисторы, при этом коллекторы входныхр-п-р транзисторов соединены с коллекторами первых инжектирующих р-п-р ибазами переключающих и-р-п транзисторов, базы входных транзисторов объединены с базами первых инжектирующихтранзисторов, с коллекторами переключающих транзисторов и подключены кэмиттерам управляющих р-п-р транзисторов и к эмиттерам соответствующихвходных р-и-р транзисторов выходногокаскада, коллекторы управляющих транзисторов объединены.с коллекторамивторых инжектирующих р-и-р транзисторов и с базами инвертирующих п-р-птранзисторов, базы управляющих и вторых инжектирующих транзисторов объединены с коллекторами инвертирующихтранзисторов и подключены к эмиттерамсоответствующих входных р-п-р транзисторов выходного каскада, коллекторыр-п-р транзисторов входных пар выход.ного каскада объединены с коллкторами соответствующих инжектирующих р-п-р транзисторов выходного каскада и с базами соответствующих выходных п-р-п транзисторов, базы транзисторов входных пар объединены с базами соответствующих инжектирующих транзисторов выходного каскада и с коллекторами соответствующих выходных п-р-и транзисторов, коллекторы которых подключены к соответствующим выходам дешифратора, причем эмиттеры всех инжектирующих транзисторов соединены с шиной питания, а эмиттеры инвертируюцих и выходных транзисторов - с общей шиной.На фиг. 1 показана принципиальная в схема предлагаемого инжекционного дешифратора, на фиг. 2 - временные диаграммы прохождения импульсных сигна.лов на входе и выходе устройства,20дешифратор содержит в каждом канале входного каскада входной р-п-р транзистор 1, змиттер которого подклюЧен к соответствующим входам дешифратора. Базы транзисторов 1 объединены с базами р-и-р первых инжектирующих транзисторов 2 и с коллекторами и-р-п переключающих транзисторов 3 и подключены к эмиттерам р-п-р управляющих транзисторов 4 и к змиттерам р-п-р транзисторов 5,6 и 7,8 входных транзисторных пар выходного каскада соответственно для левого и правого каналов входного каскада. Коллекторы транзисторов 1 объединены с коллекторами транзисторов 2 и с базами транзисторовд 3. Коллекторы транзисторов 4 объединены с коллекторами вторых инжектирующих р-и-р транзисторов 9 и с базами инвертирующих п-р-п транзисторов 10, коллекторы которых связаны с эмиттерами р-п-р транзисторов 11,12 и 13,14 входных транзисторных пар выходного каскада соответственно для левого и правого каналов входного каскада. Эмиттеры инжектирующих транзисторов 2 и 45 9 соединены с шиной питания, к которой также подключены эмиттеры инжектирующих р-п-р транзистороь 15-18 выходного каскада. При этом база транзистора 15 подключена к объединенным базам50 транзисторов 11 и 13, образующих первую входную пару выходного каскада, и к коллектору выходного и-р-и транзистора 19, соединенного с первым выходом дешифратора. База транзистора 16 подключена к объединенным базам транзисторов 5 и 8, образующих вторую входную пару выходного каскада, и к коллектору выходного п-р-п транзистора 20, соединенного со вторым выходом дешифратора. База транзистора 17 под 60 ключена к объединенным базам транзисторов 7 и 12, образующих третью входную пару выходного каскада, и к коллектору выходного п-р-и транзистора 21, соединенного с третьим выходом 65 22 дешифратора. Точно также база градзистора 18 подключена к объединенным базам транзисторов 6 и 14, образующих четвертую входную пару выходного каскада, и к коллектору выходного п-р-п транзистора 23, соединенного с четвертым выходом 24 дешифратора.Коллектор транзистора 15 соединен с объединенными коллекторами транзисторов 11 и 13 и с базой выходного транзистора 19. Коллектор транзистора 16 соединен с объединенными коллекторами транзисторов 5 и 8 и с базой транзистора 20. Коллектор транзистора 7 соединен с объединенными коллекторами транзисторов 7 и 2 и с .базой транзистора 21. Точно также коллектор транзистора 18 соединен с объединенными коллекторами транзисторов 6 и 14 и с базой транзистора 23. Эмиттеры транзисторов 3,6, 19,20,21 и 23 соединены с общей шиной,Предлагаемый инжекционный дешифра тор работает следующим образом.Ко входам 25 и 26 приложен высокий уровень потенциала. Тогда р-п-р тран зистор 1 в каждом канале будет заперт. Ток от источника питания через р-п-Р транзистор 2 откроет п-р-п транзистор 3, потенциал коллектора которого 1 = О, соответствующий уровню логи ческого О, поступает на эмиттеры транзисторов 5 и 6 выходного каскада для левого канала и транзисторов 7 и 8 для правого канала входного каскада дешифратора, а также на эмиттеры р-и-р транзисторов 4. Ток через р-п-р . транзистор 5, открытый р-и-р транзис тор 4 и насыщенный п-р-п транзистор 3 замыкается на общую шину, Базовый ток транзистора 6 отсутствует, и высокий потенциал его коллектора поступает на эмиттеры р-п-р транзисторов 11 и 12 выходного каскада для левого канала и транзисторов 13 и 14 для правого. Из рассмотрения уровней потенциалов, поступающих на эмиттеры каждой пары входных р-п-р транзисторов выходного каскада при подаче на входы дешифратора логической 1, следует, что только на эмиттерах одной пары транзисторов 11 и 13 имеется вы. сокий потенциал. Это обеспечивает их запертое состояние. Ток через р-и-р транзистор 15 открывает выходной :-р-п транзистор 19, потенциал коллектора которого устанавлйвает на выходе 27 дешифратора уровень логического О. Остальные входные пары р-и-р транзис. торов 5 и 8, 7 и 12, 6 и 14 имеют низкий потенциал хотя бы на одном из эмиттеров, что определяет уровень логическойфдна выходах 28,22 и 24 дешифратора.На эмиттер транзистора / поступает низкий потенциал, а на эмиттер транзистора 12 - высокий. Ток, протекаюФормула изобретения 10 е выходов 60 дреса осущестнижается ток мая дешифратощий через переход эмиттер-база р-п-р транзистора 17, открывает р-и-р транзистор 7, Через открытые транзистор 7 и транзистор 3 правого канала вход" ного каскада базовый ток выходного п-р-п транзистора 21 замыкается на общую шину, что приводит к запиранию транзистора 21. На выходе 22 дешифратора устанавливается логическая "-1.Если на один из входов дешифратора, например, на вход 26, подать низ-.1 О кий уровень, то ток от шины питания через переход: эмиттер-база р-п-р транзистора 2 правого канала откроет транзистор 1 правого канала. По цепи: открытый р-и-р транзистор 1 - вход 26 дешифратора, базовый ток и-р-и транзистора 3 правого канала замкнется на общую шину, что обеспечит запирание транзистора 3. Высокий потенциал с коллектора транзистора 3 поступит 20 на эмиттеры р-п-р транзисторов 7 и 8 выходного каскада и на эмиттер р-п-р транзистора 4 правого канала, что приведет к его запиранию, Ток через р-п-р транзистор 9 правого канала вводит в насыщение транзистор 10 правого канала, низкий потенциал коллектора которого поступает на эмиттеры.р-п-р транзисторов 13 и 14 входных пар выходного каскада.Следовательно, при подаче на вход 25 логической 1" ,а на вход 26 логического"0"только на эмиттерах одной пары входных р-и-р транзисторов 7 и 12 выходного каскада имеются высокие потенциалы, что ведет к установлению на выходе 22 дешифратора уровня логичес кого О Остальные входные пары р-п-р транзисторов выходного каскада имеют низкий потенциал хотя бы на одном эмиттере, что определяет уровень логической "1" на выходах 27,28 и 24 дешифратора.Таким образом, двухразрядный код на входах дешйфратора преобразуется в четырехразрядный адресный код на выходах в соответствии с таблицей истинности. поскольку выборкавляется логическим 0 отребления и потребл ром мошность, т.е. предлагаемый инжекционный дешифратор работает в нано-микромощном режиме. Напряжение питания де-шифратора всего 1,0-1,4 В. Слаботочныйрежим работы дешифратора повышает егонадежность. Надежность повышается также за счет уменьшения числа межсоединений, числа элементов и контактов. Дешифратор, состоящий из симметричного входного каскада, содержащегов каждом из двух каналов входные, переключающие и инвертирующие транзисторы, причем эмиттеры входных транзисторов соединены со входом дешифраторэ.а эмиттеры инвертирующих п-р-и транзисторов подключены к общей шине, ивыходного каскада на транзисторах.о т л и ч а ю щ и й с я тем, что, сцелью повышения быстродействия, снижения потребляемой мощности, в дешифратор введены инжектирующие и управляющие транзисторы, при этом коллекторы входных р-п-р транзисторов соединены с коллекторами первых инжектирующих р-и-р и базами переключающихп-р-и транзисторов, базы входных трайзисторов объединены с базами первыхинжектирующих транзисторов, с коллекторами переключающих транзисторов иподключены к эмиттерам управляющихр-п-р транзисторов и к эмиттерам соответствующих входных р-и-р транзисторов выходного каскада, коллекторыуправляющих транзисторов объединеныс коллекторами вторых инжектирующихр-и-р транзисторов и с базами инвертйрующих и-р-п транзисторов, базы упраэляющих и вторых инжектирующих транзисторов Ьбъединены с коллекторамиинвертирующих транзисторов и подключены к эмиттерам соответствующих входных р-п-р транзисторов выходного каскада, коллекторы р-п-р транзистороввходных пар выходного каскада объеди.иены с коллекторами соответствующихинжектирующих р-п-р транзисторов выходного каскада и с базами соответствующих выходных п-р-п транзисторов,базы транзисторов входных пар объедииены с базами соответствующих инжектирующих транзисторов выходного каскада и с коллекторами соответствующийвыходных и-р-п транзисторов, коллекторы которых подключены к соответствующим выходам дешифратора, причем эмиттеры всех инжектирующих транзисторовсоединены с шиной питания, а эмиттеры инвертирующих и выходных транзис- .торов - с общей шиной.И чники информации, принятые вое при экспертизе:атент США 9 3444462,24-64, 1973.н 1Каталог фирмы уехав бЫитпеМа .ерия 7488.610298 гр л ею/7 гг б Фиг гоставитель Г.Кутнийхред М. Борисова Корре Редактор О.филиппов Власенко Тираж 1086 венного комитета Со делам изобретений и осква, Ж, Раушск лиал ППП Патент ", г, Ужгород, ул. Проектная, 4 каз 3034/48 ЦИИИПИ ГосУдарс по 113035, Подписное етаМинистров ССС открытиЯя наб., д. 4/5