Двоично-десятичный реверсивный счетчик

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 11 600736 Союз Советских Социалистических Республик(22) осударственный коиитет овета Министров СССРло аелаи изобретении н открытий) ДВОИЧНО-ДЕСЯТИЧНЪ 1 Й РЕВЕРСИВНЫЙ СЧЕТЧ двоИзобретение относится к области автоматики и вычислитсльной техники.Известны двоично-дссятичныс ревсрсивные счстчики в коде 1-2-4-8, построенные иа потсициально-логи Сских элсмснтах и содержашис чстырс триггсра со счстным входом, схсмы рсвсрса, сосдиисиныс с соотвстствуюшими выходами триггера и с шинами рсвсрса, две схемы блокировки, входы которых соединены с выходами трштсров, а выходы схем блокировки подключсны ко входам схем ревсрса триггеров второго и чствсртого разрядов, при этом импульсный выход триггера первого разряда соединен со входом схсмы рсвсрса триггера чствсртого разряда;11.Однако быстродействис этого счстчика ограничсно.Известсн такжс двоично-десятичный рсвсрсивный счетчик в коде 1-2-4-8, содержащий чстырс, по числу разрядов, счетных триггсра, по четыре элсмента И в суммарном и разностном каналах, какдый из которых соединен, соответственно, первым входом с единичным или нулевым выходом триггсра соотвстствующего разряда, чстыре элемснта ИЛИ, входы псрвого из которых являются входами суммарного и разностного каналов счетчика, входы других элсдтеитов ИЛИ подклОчепы к выходам элементов И соответствующих разрядов суммарного и разностного каналов, третий вход элсмента ИЛИ четвертого разряда соединен с выходом элсмснта И чствсртого разряда суммарного канала, являющимся выходом этого канала счстчика, а выходы вссх элсмситов т 11.1 И подключсиы к счстным входам триггсроз соотвстствую 1 цх разрядов, элсмс 1 г 111., входом сосдинсиный с выходом элсмситд И трстьсго разряда разностного канала, а выходом - со входом элсмсита И чствсртого раз О ряда разностного канала, выход которого являстся выходом разностного канала счстчика, Олокируюший элсмснт И, первым входом под ЛОЧСННЫЙ К тУ,СВОМУ ВЫХОДУ ТРИГГСРа тСтвсртого разряда, вторым - и шине разрсшс 1 т иия счста разностного канала, д выходом сосд 1 сый с О,токи 11 утотпими входа.ти триггсров второго и трстьсго разрядов, причсм ши а разрешсиия счста рдзностного канала присосдинсна ко вторым входам элемснтов И 20 трсх первых разрядов разностного канала, шина разрсшсиия счста суммарного канала сосдинсна со вторым входом каждого из чстырсх элсмснтов И суммарного канала, нулсвой выход триггсра чствсртого разряда подклю чсн к трстьсму входу элсмснта И псрвого разряда суммтдрного канала 2.Для эого счстчикд тдтсжс хдрдтстсрно псдостаточнос быстродсйствис.С и с,1 ь О и О в ыи Г 1 11 б ь 1 с т р оде и с т вЯ в 30 ичпо-дссят 1 чныЙ рсвсрс 1 впыЙ с 1 стчп 1 в 15 10 15 20 25 ЗО 35 40 45 50 55 60 65 1-2-4-8, содержащий четыре, по числу разрядоы, счетных тригера, по четыре элсмента И ы сужйарно.1 и разностноч каналах, каждый из которых соединен соответственно, первым входом с единичным или нулевым выходом трпг ера соотвстствуощсго разряда, четыре элемента ИЛИ, входы первого из которых являются входами суммарного и разностного каналов счетчика, входы друсгих элементов ИЛИ иодклочсны к выхода элементов И соотыетстыующих разрядов суммарного и разностного каналов, третий вход элемента И,И четвертого разряда соединен с выходом элемента 1 четвертого разряда суммарного канала, являющийся выходом этого канала счетчика, а выходы всех элементов ИЛИ подключены к счетным входам триггеров соответствующих раз рядов, элемент НЕ, входом соединенный с выходов элемента И третьего разряда разностного канала, а выходом - со входом элемента И четвертого разряда разностного канала, выход которого является выходом разностпого канала счетчика, блокирующий элемент И, первым входом подклоченный к нулевому выходу триггера четвертого разряда, вторымк шше разрешения счета разностного капала, а выходами соединенный с блокирующими входамп триггеров второго и третье о разрядов, причем шина разрешения счета разпостного канала присоединена ко вторым входам элементов И трех первых разрядов раз. постного канала, шина разрешения счета суммарного канала присоединена ко вторым входам каждого из четырех элементов И суымарного канала, нулевой выход триггера четвертого разряда подключен к третьему входу элемента И первого разряда суммарного канала, введена схема компенсации времени переключения триггера первого разряда, входом подключенная к выходу элемента ИЛИ, установленного на входе счетчика, а выходом соединенная со входамп всех элементов И каждого разряда как суммарного, так и разностного каналов, исключая выходной элемент И четвертого разряда разностного канала и блокирующий элемент И, причем единичный выход триггера первого разряда подключен к четвертым входам элементов И второго и трстьсго разрядов разностного канала, единичный выход триггера второго разряда подключен к пятому входу элемента И третьего разряда суммарного канала, а его нулевой выход подк;почен к пятому входу элемента И третьего разряда разностного канала и к третьему входу блокирующего элемента И, нулевой выход триггера третьего разряда подключен к четвертому входу блокирующего элемента И.На фиг, 1 представлена структурная схема двоично-десятичного реверсивного счетчика; на фиг. 2 - диаграммы, поясняющие работу данного счетчика.Предлагаемый счетчик содержит четыре счетных триггера 1 - 4, четыре элемента И 5 - 8 суммарного канала, элементы И 9 - 11 разностного канала, блокирующий элемент И 12,элемент И 13, чеыре элемента И:1 И 14 - 17, элемент НЕ (инысртор) 18 и схему 19 компенсации времени псрсклочсния ргера первого разряда, прсдставл 5 ющу ю сооой липно задсрткки, сигнал на Выходс сонтрол 5 Задержан относительно сигнала на шинах 20, 21 су ммарного и разноспого каналов на время, равное (0,8 - 0,9) времени псрскгночсния триггсра 1. Счетчик содержит такке шины 22, 23 разрешения счета и выходы 24, 25 суммарного и разностного каналов.На вход счетчика по одной из шш 20 или 21 поступают тактовые импу льсы (см. фш, 2,й). В это ырсм 5 триггср 1 иьсст сОстОЯ- ния, представленные на фиг. 2,6. Переключение этих состояний происходит по отрицательным перепадам входного сигнала с задержкой на время т, - время переключения триггера 1, 3.схснтом И 5 в суммарном канале или элементом И 9 в разпостном канале производится определение совпадений входных импульсов с импульсами, поступаощими с выхода триггераВведение схемы 19 приводит к совпаденшо па элементах И 5 и 9 импульсоы, посту паощих с выхода триггера 1, с импульсами, поступающими с выхода схемы 19, задержанными его на 0,8 т, относительно входных сигналов,На выходе друих схема совпадения при этом формируются импу льсы, прсдстаылсшые;а фиг. 2,г,Формула изобретенияДыоично-десятичный ревсрсивный счетчик в коде 1-2-4-8, содержащий четыре, по числу разрядов, счетных триггера, по четыре элемента И в суммарном и разностном каналах, каждый пз которых соединен, соответственно, первым входом с единичным илп нулевым выходом триггера соответствующего разряда, четыре элсмсгга ИЛИ, входы первого из которых являются входами суммарного и разностного каналов счетчика, входы друтих элементов ИЛИ подключены к выходам элементов И соответствующих разрядов суммарного и разностного каналов, третий вход элемента ИЛИ четвертого разряда соединен с выходом элемента И четвертого разряда суммарного канала, являющимся выходом этого канала счетчика, а выходы всех элементов ИЛИ подключены к счстным входам триггсроы соответствующих разрядов, элемент НЕ, входом сосдшснный с выходом элемента и третьего разряда разностного канала, а выходом - со входом элемента И четвертого разряда разностного канала, выход которого является выходом разностного канала счетчика, блокирующий элемент И, псрвьв входом подключенный к нулевому выходу триггера четвертого разряда, вторым - к шине разрешения счета разностного канала, а выходом соединенный с блокирующими входами триггеров второго и третьего разрядоы, причем шина разрешения счета разностного канала присоединена ко вторым входам элементов И трех первых раз 600736рядов разностного канала, шина разрешения счета суммарного канала присос:пшена ко вторым входам каждого из четырех элементов И суммарного канала, нулевой выход триггера четвертого разряда подключен к третьему входу элемента И первого разряда суммарного канала, отличающийся тем, что, с целью повышения быстродействия, в нсго введена схема компенсации времени переключения триггера первого разряда, входом подключенная к выходу элемента ИЛИ, установленного па входе счетчика, а выходом соединенная со входами всех элементов 1 Л каждого разряда как суммарного, так и разностного каналов, исключая выходной элемент И четвертого разряда разностного канала и блокирующий элемент И, причем единичный выход триггера первого разряда подключсн к четвертым входам элементов И второго третьего и четвертого разрядоз суммарного канала, его нулевой выход подключен к четвертым входам элементов 11: торого п третьего разрядов разностного капала, единичный выход триггс а второго разряда подключен к пятому входу элемента И третьего разряда суммарного канала, а сго нулевой выход подключен к пятому входу элемента И третьего разряда разностиого канала и к третьему входу блокиру ницего элемента И, нулевой выход триггератрстьсго разряда подключен к четвертому входу блокирующего элемента И.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР358788,Н ОЗК 23/24, 01.07.71,2. з,вторскос свидетельство СССР353352,11 ОЗК 21/00, 13,10.69.600736сСоставитель Л. Лемуткии Редактор Н, Ванииева Тскрсд Н. Рыбкина Корректоры: Е. Хмелева и Л. ОрловаПодписное Заказ 353,4 Изд. 1 е 325 Тираж 1087 11 ПО Государственного комитета Совета Министров СССРно делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Типография, нр. Сапунова, 2