Устройство для обнаружения неисправностей цифровых систем

ОП ИСАНИ Е ИЗОБРЕТЕНИЯ щ 6196 цеюз Советска Социалистический Республик(71) М, Кл 2 6 06 Г 11/О Государственный комитет Совета Министров СССР УДК 681.17(088,8) о делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ЦИФРОВЫХ СИСТЕЕИСПРАВНОСТЕЙ Изобретение относится к вычислительной технике и может быть использовано для автоматической проверки функционирования и нахождения неисправностей в цифровых системах и устройствах обработки информации.Известно устройство для автоматического нахождения неисправностей в схемах, содержащее постоянный запоминающий блок, блок управления, счетчик команд, блок вывода информации, входные и выходные коммутаторы, блок сравнения и блок индикации.1-1 едостатком известного устройства является сложность и прямая зависимость роста затрат оборудования при увеличении количества выходов и узлов в проверяемой системе.Целью изобретения является повышение надежности работы устройства.Поставленная цель достигается тем, что в него введены регистр приема информации, сумматор, схемы ИЛИ и схемы И, причем контролируемые выходы проверяемой системы, подключенные к выходному коммутатору, соединены со входами первой схемы ИЛИ, выход которой подключен к первым входам третьей и четвертой схем ИЛИ, а также через первую схему И и вторую схему ИЛИ соединен со входом регистра приема, управляющий,вход которого подключен к одному из,выходов блока управления, а выход - ко входу сумматора и к первому входу второй схемы И, второй вход которой соединен с выходом блока управлениявыход второй схемы И через третью схему ИЛ 1 Л подключен к одному из входов блока сравнения, два других входа которого соединены с блоком управления и блоком вывода информации, а выход - с блоком индикации и одним из выходов блока вывода информации, два других выхода которого подключены к входному коммутатору и второму входу четвертой схемы ИЛИ, а входы - к блоку управления и постоянному запоминающему блоку, соединенному с блоком управления, блоком индикации и счетчиком команд, выходы блока управления соединены с блоком индикации, входным коммутатором, сумматором, вторым входом первой схемы И и выходным коммутатором, выходы входного коммутатора подключены ко входам провсрясмой системы.Принципиальная схема предлагаемого устройства представлена на .чертеже.Устройство для обнаружения неисправностей цифровых систем содержит постоянный запоминающий блок 1, предназначенный для хранения программы проверок контролируемой системы 2. Его информационные выходы связанны с блоком управления 3 и блоком 4 вывода информации. Блок 3 управляет ра ботой остальных блоков и схем устройства вСоответствии с программой проверок, записанной в постоянном запоминающем блоке 1. Для этого выходы блока 3 связаны с управляющими входами постоянного запоминающего блока 1, блока 4 вывода информации, счетчика команд 5, предназначенного для организации последовательной выборки информации из постоянного запоминающего блока 1; коммутатора 6 входных шин (входного коммутатора), связанного с блоком вывода информации, выходного коммутатора 7, блока сравнения 8, служащего для сравнеция информации, приходящей из проверяемой системы 2, с эталонной информацией, поступающей через блок 4 вывода информации из постоянного запоминающего блока 1; блока индикации 9, предназначенного для высвечивания в двоичном коде местонахождения неисправности, информационные входы которого соединены с выходами счетчика команд 5, а другой управляющий вход связан с выходом блока сравнения 8; регистра приема 10, служащего для приема и суммирования информации системы 2, одноразрядного сумматора 11, предназначенного для суммирования по модулю 2", где л - число разрядов регистра приема 10, информации из постоянного запоминающего блока 1 или проверяемой системы 2, первой схемы И 12, второй схемы И 13,Входы блока управления 3 соединены с выходом блока сравнения 8, с выходами кнопки Пуск 14, служащей для запуска устройства, и кнопки Сброс 15, предназначенной для приведения предлагаемого устройства в нулевое состояние. Контролируемые выходы проверяемой системы 2, управляемые выходным,коммутатором 7, овязаны со входом первой схемы ИЛИ 16, выход которой через первую схему И 12 и вторую схему ИЛИ 17, второй вход которой соединен с выходом сумматора 11, связан со входом регистра приема 10. Выход регистра приема 10 соединен с одиим из входов сумматора 11 и через вторую схему И 13 и третью схему ИЛИ 18, второй вход которой связан с первой схемой ИЛИ 16, подключен ко входу блока сравнения 8. Втодой вход сумматора 11 связане с выходом четвертой схемы ИЛИ 19, один вход которой соединен с выходом первой схемы ИЛИ 16, а второй - с одним из выходов блока вывода информации.Работает устройство следующим образом.При нажапии кнопки Пуск начинается списывание информации из ячейки постоянного запоминающего блока 1, адрес которой указан в счетчике команд 5, Информация из постоянного запоминающего блока поступает в блок управления 3 и блок 4 вывода информации, из которого по входным щинам, управляемым входным коммутатором 6, в проверяемую систему 2 поступает последовательность входных двоичных сигналов.При исправности проверяемой системы 2 каждой последовательности входных двоичцых сигналов соответствует последовательность определенных выходных двоичных сигналов, вырабатываемых определенной схемой проверяемой системы 2. При каждой посылке5 последовательности входных двоичных сигналов опрашивается состояние только одной выходной шины и производится сравнение последовательности выходных двоичных сигналов с эталонной последовательностью.Каждой эталонной последовательности соответствует определенная схема в проверяемой системе 2 и определенное значение счетчика команд 5. Тем самым устанавливается местонахождение неисправности в проверяемой системе.Информация из проверяемой системы 2 через выходной коммутатор 7 поступает на пер,вую схему ИЛИ 16, с выхода которой через третью схему ИЛИ 18 поступает на вход блока сравнения 8, где при наличии сигнала на управляющем входе производится поразрядное сравнение с эталонной последовательностью выходных двоичных сигналов, поступающей из постоянного запомицающего бло 25 ка 1 через блок 4 вывода информации. Приналичии сигнала ца управляющем входе первой схемы И 12 и управляющем входе регистра присма 10, информация с выхода первой схемы ИЛИ 16 через первую схему30 И и вторую схему ИЛИ 17 поступает цавход регистра приема 10.В конце цикла приема ца регистре приеманаходится последовательность выходных двоцчцых сигналов, соответствующая данной 35 последовательности входных двоичных сигналов.При наличии сигнала на управляющем входе второй схемы И 13 информация с регистра приема 10 через вторую схему И 13 и 40 третью схему ИЛИ 18 поступает на входблока сравнения 8, где производится поразрядное сравнение с эталонной последовательностью выходных двоичных сигналов. Сигнал цесравцения, вырабатываемый блоком срав нения 8, воздействует на блок управления 3 иблок индикации 9, по которому производится останов устройства и высвечивание содержимого счетчика команд 5, указывающего местонахождение неисправности в проверяемой 5 о системе 2. При нажатии кнопки Пуск блокиндикации обнуляется и производится дальнейшая проверка системы 2.Для полной проверки некоторых схем необходимо Й раз производить выдачу опреде ленных последовательностей входных двоичных сигналов в столько же раз производить сравнение информации, приходящей по какой-либо одной из выходных шин, с эталонными последовательностями выходных двоич О ных сигналов, соответствующих определеннойсхеме с проверяемой системе 2,В этом случае для сокращения объема памяти постоянного запоминающего блока производится суммирование по модулю 2" ин формации, приходящей из проверяемой сис темы 2. Информация, являющаяся реакцией проверяемой системы на посылку первой последовательности входных двоичных сигналов, с выхода первой схемы ИЛИ через первую схему И и вторую схему ИЛИ записывается на регистр приема 10. При последующем приеме информации из проверяемой системы первая схема И закрывается, и информация с выхода первой схемы ИЛИ через четвертую схему ИЛИ поступает на вход одноразрядного сумматора, на второй вход которого поступает информация с выхода регистра приема 10. Результат поразрядного суммирования через вторую схему ИЛИ поступает на вход регистра приема. После и сдвигов на регистре приема находится сумма первой и второй последовательностей выходных двоичных сигналов. Данная операция повторяется Й раз, Затем информация с регистра приема через вторую схему И и третью схему ИЛИ поступает на вход блока сравнения, на второй вход которого поступает эталонная сумма,Правильность записи информации в постоянном запоминающем блоке также проверяется путем суммирования по модулю 2" и последующим сравнением с эталонной суммой. При этом информация последовательно считывается из каждой ячейки постоянного запоминающего блока и через блок вывода информации и четвертую схему ИЛИ поступает на вход сумматора, где осуществляется поразрядное суммирование с информацией, находящейся в регистре приема.Фор мула изобретенияУстройство для обнаружения неисправностей цифровых систем, содержащее постоянный запоминающий блок, блок управления, счет гик команд, блок вывода информации, входные и выходные коммутаторы, блок сравнения и блок индикации, отличающееся 5 тем, что, с целью повышения надежности работы устройства, в него введены регистр приема информации, сумматор, схемы ИЛИ и схемы И, причем контролируемые выходы провсряемой системы, подключенные к 10 выходному коммутатору, соединены со входамн первой схемы ИЛИ, выход которой подключен к первым входам третьей и четвертой схем ИЛИ, а также через первую схему И н вторую схему ИЛИ соединен 15 со входом регистра приема, управляющийвход которого подключен к одному из выходов блока управления, а выход - ко входу сумматора и к первому входу второй схемы И, второй вход которой соединен с выходом 2 Э блока управления, выход второй схемы Ичерез третью схему ИЛ 1 Л подключен к одному из входов блока сравнения, два других входа которого соединены с блоком уиравления и блоком вывода информации, а выход - 25 с блоком индикации и одним из выходов блока вывода информации, два других выхода которого подключены к входному коммутатору н второму входу четвертой схемы ИЛИ, а входы - к блоку управления и постоянно му запоминающему блоку, соединенному сблоком управления, блоком индикации н счетчиком команд, выходы блока управления соединены с блоком индикации, входным коммутатором, сумматором, вторым входом псрЗ 5 вой схемы 1 Л и выходным коммутатором,выходы входного коммутатора подключены ко входам проверяемой системы.тавитель И. Фирсова Техред Н. Аук Тираж 815Совета Министрооткрытииая наб., д. 4/5 ПодписноеСР биография, пр. Сапунова, 2 дактор Б. Нанки каз 1536/5ЦНИИ Изд. М 527Государственного комитета по делам изобретений и3035, Москва, К, Раушс орректор Л. Брахнина