Устройство для адресно-разрядной выборки системы 2, 5 д

ОП ИКАНИЕИЗОБРЕТЕН ИяХ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(11)531277 61) Дополнительное к авт, свид.ву22) Заявлено 16.10.73 (21) 1966460/2 НОЗК с присоедин м заяв С 11/02 Государственный комитет Совета Министров СССР оо делам изобретений и открытий45) Дата опубликова описания 23,12.76(71) Заявител 4) УСТРОЙСТВО ДЛЯ АДРЕСНО-РАЗРЯДНОЙ ВЫБОРКИ СИСТЕМЫ 2,5 Д известное устроиство такжнестабильностью временоков и имеет сложн ко ако и 5 5 управляютоками егистр ных линиетение относится к вычислительной технике и может быть использованпри разработке запоминающих устройстсистемы 2,5 Д. Известно устройство для адреснои выборки, содержащее формирователи (ключи)записывающих и считывающих токов, входыкоторых подключены к выходам управляющих ключей (каскадов возбуждения по эмиттеру) Г 13,Однако иззуется нестабров токов.Известно также устройство для адресно-разрядной выборки системы 2,5 Д, содержащее в каждом разряде транзисторныеключи втекаюшего и вытекающего записывающего и считывающего токов, входы которых через согласующий блок подключены к дешифратору адреса, генераторы записывающего и считывающего токов, ключ,вестное устройство характериильностью временных параметии записывающим и считывающимход которого подключен к выходучисла, диодный дешифратор адресразряда и источник напряжения 21. 25 характеризуетсяных параметров т нстоукцию,Целью изобретения является упрощение устройства и повышение стабильности временных параметров токов.Для этого в каждый разряд дополнительно введены ключ, управляющий считывающим током и два последовательно согласно включенных диода, причем входы каждого транзисторного ключа втекаюшего и вытекающего записывающего и считывающего токов соединены через другой дополнительный диод и соответствующий ключ, управляющий записывающим током (считывающим) с шиной нулевого потенциала, которая через два дополнительных последовательно согласно включенных диода соединены с точкой соединения ключей втекаюшего считывающего тока; кроме того согласующий блок выполнен на транзисторах разного типа проводимостипричем база каждого транзистора с проводимостью такой же, как и проводимость транзисторов ключей втекаюших за3 531писывающих токов (считывающих) подключена к соответствующему выходу дешифратора адреса, эмиттер - к шине нулевого потенциала, коллектор - через резистор кбазе транзистора обратной проводимости,которая через второй резистор соединена сположительным потенциалом источника напряжения, коллектор - через третий резисторподключен к шине нулевого потенциала, атакже к входу транзисторного ключа втекаюшего (вытекающего) записывающеготока (считывающего) каждого разряда через резистор, эмиттеры транзисторов обратной проводимости вбьединены и черезпрямо включенный диод подключены к шинеположительного потенциала источника напряжения.На чертеже приведена принципиальнаяэлектрическая схема устройства,Устройство для адресно-раэрянной выборки системы 2,5 Д содержит дешифратор адреса 1, выполненный, например, налогических интегральных узлах типа ТТЛ,выходы которого соединены с базами транзисторов 2 согласующего блока 3, коллектор каждого из которых через резистор 4соединен с базой соответствующего транзистора 5 другого типа проводимости база которого через резистор 6, а эмиттер -через диод 7 соединены с положительнымпотенциалом источника напряжения.Эмиттеры транзисторов 5 обьединены,а коллекторы через резисторы 8 соединены с базами транзисторов ключей 9 - 12вытекающего и втекаюшего считывающихтоков и втекаюшего и вытекающего записывающих токов соответственно, которыеобразуют переключатель адресного тока одного разряда 13 и последующих подобныхразрядов 14, 15 и т,д. запоминающегоустройства структуры 2,5 Д,Кроме того, переключатель адресноготока одного разряда содержит генераторы 16 и 17 считывающих и записывающихтоков, ключи 18 и 19, управляющие считывающими и записывающими токами соответственно, два последовательно соединенных диода 20 и 21, резисторы 22 и 23,диодный дешифратор 24 с выходом на нагруэку 25 (адресные линии раэряда 1,Коллекторы ключей 18 и 19 через диоды 26 и 27 соединены с базами транзисторов ключей 9 и 10 и 11 и 12 соответственно, а базы - с выходами управляющего блока (регистра числа 28).Коллектор каждого из транзисторов 5через резистор 29 соединен с землей, аколлектор транзистора ключа 10 - с катодами диодов 24-1 дешифратора 24 адресных линий другого разряда, а эмиттер тран 277эисторов ключа 9 - с анодами других диодов 24-2 дешифратора 24.В исходном состоянии транзисторы 2 за крыты сигналами с выхода дешифратора адреса 1 и закрыты транзисторы 5. Ключи 9 - 12 разомкнуты, а ключи 18 и 19 замкнуты, при этом базы транзисторов ключей 9 - 12 через диоды 26 и 27 привязаны к потенциалу земли.При обращении к запоминающему устрой" ству, например по первому адресу с блока 28 запирается ключ 18, диоды 26 запираются положительным потенциалом чере 9 резистор 22 и тем самым устраняется влИяние паразитных емкостей этих диодов на динамические процессы и базах транзисторов ключей 9 и 10. Последние удерживаются в закрытом состоянии нулевым потенциалом через резисторы 8 и 29.26При появлении считываю ших импульсовс выходов деыифратора адреса 1 соответствующие транзисторы 2 и 5 отпираются и на базы транзисторов ключей 9 и 10 авсех разрядов 13-15 подается отпирающий потенциал, Ключи 9 и 10 замыкаются, и через выбранную адресную линию протекаем считывающий ток генератора 16. Одновременно с окончанием считывающего импульса кончается импульс с блока 28, ключ 18 замыкается ичереэ диоды 26 на базы транзисторов ключей 9 и 10 поступает нулевой потенциал.Ключи 9 и 10 размыкаются и считываю ший ток в выбранной линии обрывается, недождавшись запирания транзисторов 5.При возбуждении записывающего токапредварительно выключается ключ 19 данного разряда. С задержкой на время, не 49 меньшеевремени выключения ключа 19, свыходов дешифратора адреса 1 появляютсязаписывающие импульсы и соответствующиетранзисторы 2 и 5 отпираются и ключи 11и 12 данного разряда замыкаются, и через 45 выбранную линию протекает записывающийток генератора 17.При записи "Оф, например, в разряде 14ключ 19 этого разряда не размыкается иключи 11 и 12 этого разряда остаются рв зомкнутыми, так как базы их транзисторовчерез диоды 27 и резистор 23 привязанык нулевому потенциалу, а эмиттер транзистора ключа 11 смещен на два диодныхпереходаш При записи 1" окончание записывающего тока происходит аналогично окончаниюсчитывающего тока. Назначение ключей9,10,18 может поменяться с назначениемключей 11,12,19 при изменении фазы тощ ка, 531277Таким образом, в предложенном устройстве при относительной простоте его конструкции временные параметры записывающего и считывающего токов получаются Ьысокостабильными.бФормула изобретения1, Устройство для адресно-разрядной выборки системы 2,5 Д, содержащее в каждом разряде транзисторные ключи втекаюшего и вытекающего записывающего и считывающего токов, входы которых через согласующий блок подключены к дешифратору адреса, генераторы записывающего и считывающего токов, ключ, управляющий записывающим током, вход которого подключен к выходу регистра числа, диодный дешифратор адресных линий разряда и источник напряжения, о т л и ч а ю ш е е - с я тем, что, с целью упрощения устройства и повышения стабильности временных параметров токов, в каждый разряд дополнительно введены ключ, управляющий счи тывающим током, и два последовательно согласно включенных диода, причем входы каждого транзисторного ключа втекаюшего и вытекающего записывающего и считывающего токов соединены через другой дополнительный диод и соответствующий ключ, управляющий записывающим током (считывающим) с шиной нулевого потенциала, которая через два дополнительных последовательно согласно включенных диода соединены с точкой соединения ключей втекающего считывающего тока,2. Устройство по и. 1, о т л и ч а ю -ш е е с я тем, что согласующий блок выполнен на транзисторах разного типа проводимости, причем база каждого транзистора с проводимостью такой же, как и проводимость транзисторов ключей втекающих записывающих токов (считывающих) подключена к соответствующему выходу дешифратора адреса, эмиттер - к шине нулевого потенциала, коллектоо - через резистор к базе транзистора обратной проводимости, которая через второй резистор соединена сположительным потенциалом источника напряжения, коллектор - через третий резистор подключен к шине нулевого потенциала.а также к входу транзисторного ключа втекаюшего (вытекаюшего) записываюшего тока (считывающего) каждого разряда черезрезистор, эмиттеры транзисторов обратнойпроводимости обьединены и через прямовключенный диод подключены к шине положительного потенциала источника напряжения.Источники информации, приняты во внимание при экспертизе.1, Запоминающие устройства современныхЭЦВМ, Сборник статей под ред. А.А, Крупского, М 1968, с. 120,2, 3222 Тга пьас 1 оь от ГГес 1 готс СогпРц 1 е 6,1966,чо 8.УС-И, МФ, Р 48Составитель Л. Багян Редактор А. Зиньковский Техред Н. Андрейчук Корректор В, Куприянов Заказ 5419/183 Тираж 1029 ПодписноеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5Филиал ППП "Патентф, г. Ужгород, ул. Проектная, 4