Многоканальное устройство передачи и приема аналоговых сигналов методом адаптивного кодирования

ОП ИСАЙ И Е 052253 ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(23) Приорите Опубликовано Дата опублик осударственнын комит Совета тиинистров СССРоо делам изобретенийи открытий 53) УДК 621.395.1(088.8,08.76. Бюллетен ия описания 20.10.7 Авторыизобретени. К, Ломаш и Ю. Н. Зори 0 ВАНИЯ Изобретение относится к технвке передачи информации и может использоваться для передачи аналоговой информации в системах с адресно-кодовой модуляцией.Извеспно мяогоканальное устройство передачи и приема аналоговых сигналов методом адаптивного кодирования, содержащее яа передающей стороне в каждом канале аналогоцифровой преобразователь, первый вход которого является информациОнным входом канала, и последователыно соединенные ооновной элемент памяти, основной сумматор по модулю два и элемент НЕ, и общие для всех каналов блок управления, первый выход которого подключен к вторым входам аналогоцифровых, преобразователей и оановных элементов памяти всех .каналов, а также к входу блошка формирования,синхросипнала, блок адреса, выход которого подключен к первому входу блошка форсиироваяия группового сигнала, второй вход которого соедвнен с выходом блошка форм иродов агония свнхросипнала, и блок памяти эталонного сипнала, выход, которого подключен к вторым входам основанных сум,маторов по модулю два всех каналов; на приемной стороне - блок выделения сияхросигнала и дешифратор, выходы которого подключены к первым входам элементов и соответствующих:каналов, втОрые входы которых подключены,к выходу блока памяти эталонного сигнала, при этом выход блока выделения синхросигнала соединен с входом блока управления, первый и второй выходы которого подключены к соответствующим,входам де шифратора.Однако известное многоканальное устройство 1 не обеспечивает сокращение избыточности передаваемых сообщений без снижения верности передачи.10 Цель изобретения - сокращение избыточно,сти передаваемых сообщений без снижения верности передачи.Для этого 1 на передающей стороне включены в каждом,канале последовательно соеди ненные дополнительный элемент памяти, дополнителыный сумматОр по модулю два и элемент И, а также общие дойля всех каналов схема запрета, выход .которой соединен с входом блока памияти эталонного сигнала, блок аяа.20 лиза, входы которого соединены с выходамиэлементов НЕ каждого канала, а выходы соединены с входасии блока адреса, дополнительный выход блока анализа подключен к входу блока формирования маркера и запре щающему входу схемы запьета, сипнадьныйвход которой подключен к второму выходу блока управления, выход блока формирования маркера подключен к третьему входу блока формярования пруппового сигнала, вторые 30 входы элемента И и дополнительного сумма10 15 20 тора по модулю два,каждого канала подключены к выходу аналого-цифрового ореобразователя соответствующего,канала, выход элемента И лодключен,к входам основного и дополнительного элементов памяти соответству.ющего канала, а на приемной стороне между блоком управления и блоком памяти эталонного сигнала включена схема запрета, запрещающий вход которой подключен к выходу дополнительного блока формирования маркера, на ,вход, которого подаи входной сигнал.На чертеже приведена функциональная схема многоканального успройства.Многоканальное устройство передачи и приема аналоговых сигналов методом адаптивного кодирования содержит,на передающей стороне в каждом из Ь каналов аналогочцифровой преобразователь 1, первый вход которого является информацисннным входом канала, последовательно соединенные основной элемент памяти 2, основной сумматор по модулю два 3 и элемент НЕ 4, последовательно соединенные дополнительный элемент памяти 5, дополнительный сумматор по модулю два 6 и элемент И 7, выход, которого подключен к входам ооновного и дополнительного элементов памяти 2 и 5 соответствующего канала, а вторые входы элемента И 7 и дополнительного сумматора по,модулю два 6 подключены к входу аналого-цифрового лреобразователя 1 соответствующего канала, а также общие для всех М каналов блок управления 8, первый вход которого подключен к вторым входам аналого-цифровых преобразователей 1 и основных элементов памяти 2,всех каналов, а также к входу блока формирования синхросигнала 9 блок адреса 10, выход которого подключен к первому входу блошка формирования группового сигнала 11, второй вход которого соединен с выходом блока формирования синхросигнала 9, блок памяти эталонного сигнала, 12, выход которого подключен к вторым входйм ооновных сумматоров цо модулю два З,всех каналов, схему зйпрета 13, выход которой соединен с входом блока, памяти эталонного сигнала 12 а;ситнальный вход - к второму, выходу блошка управления 8, и блок анализа 14, входы которого соединены с выходами элементов НЕ 4 каждого канала, выходы - с входами блошка адреса 10, а дополнительный выход блошка анализа,14 подключен к запрещающему входу схемы запрета 13 и входу блока формирования марокера 15, выход которого подключен к третьему входу блока формирования пруппового сигнала 11; на приемной стороне - блок выделения синхроситнала 16, выход которого соединен с входом блока управления 17, первый и второй выходы которого подключены к соответствующим входам дешифратор а 18, выходы которого подключены к первым зходам элементов И 19 соответствующих каналов, вторые входы которых подключены к выходу блока памяти этаюнного сигнала 20 схему запрета 21, включенную между блоком управления 17 и бло 25 30 35 40 45 50 55 00 65 ком памяти эталонного сипнала 20, и дополнительный блок формирования маркера 22, выход которого подключен,к запрещающему входу схемы запрета 21, а на вход которого подаи входной сионал. Многоканальное устройство работает следующим образом.На передающей стороне аналоговые сигналы Я;(1), где 1=1,2 М, поступают на входы аналого-цифровых преобразователей 1 соответствующих каналов. Блок управления 8 вырабатывает импульсы с частотой Рь изменения цифрового эталонного сигнала, хранящегося в блоке памяти эталонного сигнала 12, и с частотой Р, опроса Х каналов. При одновременном поступлении импульса частоты Р, на аналого-цифровые преобразователи 1 всех Х каналов мгновенные значения аналоговых сигналов преобразуются в данный период опроса в цифровой сигнал. В каждом канале этот цифровой сигнал сравнивается в сумматоре по модулю два 6 со значением информационного сигнала соответствующего канала, хранящегося в элементе памяти 5, имевшим значение в предыдущий период опроса. Если сигнал не изменяется по оггношению к предыдущему периоду опроса, то на выходе сумматора по модулю два 6 сигнал отсутствует и элемент И 7 препятствует записи цифрового информационного сигнала в данный период опроса в элементы памяти 2 и 5, В противном случае информационный сигнал в данный период опроса записывается в элементы памяти 2 и 5,соответствующего канала. После окончания,сравнения и записи, под воздействием импульсов частоты Гь, проходящими через открытую схему запрета 13 в блок памяти эталонного сигнала,12, последний начинает выдаивать диакретные значения эталонного сигнала (например, начиная с первого номера уровня квантования) одновременно на сумматоры по модулю два 3 всех М каналов, где происходит сравнение его с информационным сигналом. При равенстве эталонного и информационного сигналов в соответствующих,каналах с элементов НЕ 4 импульсные сигналы поступают в блок анализа 14, который в блок адреса 10 выдает поеледовательно управляющие импульсы на формирование кодов адресов соответствующих каналов, имеющих одинаковые значения информационных сигналов. В этот же монумент времени с дополнителыного,выхода блока, анализа 14 снимается импульс длительностью, равной времени, занимаемому в кадре передачи информации кодами адресов каналов с одинаковыми информационными сигналами, Этот импульс запускает блок формирования маркера 15 числа каналов с равными информационными каналами и закрывает схему запрета 13, запрещая прохождение импульсов частоты Гь в блок памяти эталонного сигнала 12. Таким образом прекращается изменение эталонного сигнала во время выдачи через блок формирования группового сигнала 11 кодов адресовканалов, имеющих одинаковые значения инф Орм ационных с 51 Гн а л О в. П О с;1 с Окон , а н и я выдачи в канал связи этих адресов каналов схема запрета 18 открывается и блок памяти этадонного сигнала 12 продолжает выдавать эталонный цифровой сигнал со следующего возрастающего значения. В каждом периоде опроса под воздействием импульсов частоты Ро блок формирования синхросипнала 9 вырабатывает код синхронизации кадра, который Вместе с кодами маркеров числа каналов через блок формирования групнового сигнала 11 замешиваются в полный кадр передачи инфо,рмации.На приемной стороне из полного сигнала кадра в блоке выделения синхросиннала 16 выделяется сигнал, сияхронизирующий,работу блошка управления 17. Посдедний также вырабатывает импульсы с частотой Еь и Ра, управляющие соответственно работой через схему запрета 21 блоком памяти эталонного сипнала 20 и дешифратора 18. Поскольку временное положение кода, андреса 1-го канала соответствует вполне определенному дискретному зна 1 ению эталонното сигнала в данный момент времени, то возникающий сигнал на соответствующем 1-ом выходе дешифратора,18 открывает элемент И 19 1-го 1 канала и про. пуокает эталонный сигнал на 1-й выход устройства. Значение эталонного сигнала в даа 1- ный момент времени и является значением информационного сигнала 1-го канала. Если в 1-ом кадре передаются коды адресов каналов, имеющих равные информационные сишнады, то в блоке формирования маркера 22 из кода маркера вырабатывается импульс длительностью, равной, времени, занимаемому кодами адресов:каналов с равными информационными сипнадами. Этот имнульс закрывает схему запрета 21,и запрещает прохождение импульсов частоты Ртуправляющих работой блока памяти эталонного сипнала 20, в котором на время расшифровки кодов адресов канадов фиксируется постоянное значение эталонного сигнала. Импульсы, возникающие на выходах дешифратора 18, последовательно Открывают элемент И 19, пропуокая одно и то же значение эталонного сигнала на выходы каналов с одинаковыми значениями информационного сипиал,а. Формула изобретения Многоканальное успройство передачи и приема аналоговых сигналов методом адаятивного кодироваа 1 ия, содержащее на передающей стороне в каждом, канаде аналого-цифровой 5 10 15 20 25 30 35 40 45 50 преобразователь, первый, вход которого являет с 51 1 гнф Ор м ьционным,входом 1 кан ал а, и последовательно соединенные основной элемент памяти, основной сумматор по модулю два и элемент НЕ, и общие для всех канадов блок управления, первый выход которого подключен к вторым входам аналого-цифровых преобразователей и ооновяых элементов памяти всех каналов, а также к входу блока формирования синхросигнала, блок адреса, выход которого подключен к пврвому входу блока формирования группового сигнала, второй вход которого соединен с выходом блока формирования синхросипнала, и блок памяти эталоняого сигнала, выход которого подключен к вторым входам ооновных сумматоров по модулю два,всех канадов; на приемной сторо,не - блок выделения синхросигнала и дешиф,ратор, выходы которого подключены к первым входам элементов И соответствующих каналов, вторые входы которых подключены к выходу блока памяти эталонного ситнала, при этом выход блока выделения синхросипнала соединен с входом блока управления, первый и второй выходы которого подключены к соответствующим входам дешифратора, отлич а ю щ ее с я тем, что, с целью сокращения избыточности передаваемых сообщений без снижения верности передачи, на передающей стороне включены в каждом канале последовательно соединенные дополнительный элемент памяти, дополнительный сумматор по модулю два и элемент И, а также общие для всех каналов схема запрета, выход которой соединен с входом блока памяти эталонного сигнала, блок анализавходы которого соединены с выходами элементов НЕ каждого канала, а выходы соединены с входами блока адреса, дополнительный выход блока аналпза подключен к входу блока формирования маркера и запрещающему входу схемы запрета, сигнальный вход которой подключен к второму выходу блока управления, выход блока формирования,марокера подключен к третьему входу блока формирования группового сипнала, вторые входы элемента И и дополнительного сумматора по модулю два каждого канала подключены к выходу аналого-цифрового преобразователя соответствующего канала выход элемента И подключен к входам ооновного и дополнительного элементов памяти соответствующего:кантала, а на,приемной стороне между блоком управления и блоком памяти эталонного сигнала включена, схема запрета, заа 1- рещающий вход которой подключен к выходу дополнительного блока формирования маркера, на вход которого подан входной сигнал.525253 Составитель А. Кузне Редактор Л. Корсун Техред 3. Тараненко Корректор Т. Добровольск аказ 2180/1ЦНИИПг ПодписноеР ов 5 Типография, пр. Сапуно Изд. М 1655 Государственного к по делам изобр 3035, Москва, Ж.З