Контрольное устройство приема информации

О П И С А Н И Е46930 Союз Советских Социалистических Республик(51) Ч.К,. б 08 с 25)0 осударственныи квцитетСовета Министрав СССРпе делам изобретенийи аткрытии)уо,1 ) к)вс ) )я о 2) Авторы изобретения цязев и Н. С, Первуц(71) Заявитель 54) КОНТРОЛЬНОЕ УСТРОЙСТВО ПРИ ЕМА ИНФО И Устройство относится к области приема дискретной информации и может быть использовано в оконечных устройствах, обеспечивающих повышение достоверности принимаемой информации.Известны устройства, обеспечивающие посимвольное сложение принимаемой информации, и содержащие Л декодирующих блоков но числу каналов и К идентичных цепей продвижения по числу знаков используемого алфавита, каждая из которых содержит (Ж - 1) элементов задержки, одну входную ячейку, (Л - 2) ячейки памяти, входную и выходну)о ячейки памяти с запретом, схемы ИЛИ и один исполнительный элемент знака. К выходов декодирующих устройств первого непосредственного и (Л - 1) -го последующих каналов через элементы задержки соединены с первыми входами считывания входных ячеек, входных ячеек памяти с запретом первого канала, ячеек памяти последующих каналов от второго до (Л - 1)-го соответствующих К пеней продвижения, выходы входных ячеек соединены с входами записи входных ячеек памяти с запретом первого канала, первые выходы которых подключены к входам записи ячеек памяти второго канала, а выходы (У - 2) предыдущих ячеек памяти цепей цродвикения соединены с входами запис последующих, первьш и второй выходы ячеек памяти (Л - 1)-го канала цепей продвижения соединены с цсполцительными элементами знаков, к которым подключены вторые выходы ячеек памяти цепей продвижения с второго до (Л - 2) -го каналов и выходы выходных ячеек памяти с запретом первого канала. К входам записи выходных ячеек памяти с запретом подкл)очены вторые выходы входных ячеек памяти с запретом первого канала цепей продвижения, а входы запрета выходных ячеек первого канала соединены через элементы ИЛИ с вторыми выходамц входных ячеек памяти с запретом первого канала оставшихся (К - -1) цепей продвижения, выходы исполнительных элементов знака подключены к выходцому блоку.Однако для такх устройств характернынизкая достоверность принимаемой информации и невысокое быстродействие.20 Цель изобретения - увеличение бьстроде)1 ствия устройства и повышение достоверности приема информации.В предлагаемом устройстве это достигаетсяблагодаря применению позначного сложения 25 информации но критерию большинства ца выходах декодирующцх устройств складываемых каналов за один период значной частоты, в связи с чем можно обойтись без использования предварительных накопителей в каж дом из Л складываемых каналов, а формироВ устройство введены опорный генератор, распределитель импульсов считывания, ячейка памяти, исполнительный элемент знака обнаруженной ошибки ц допо,шцтельнып элемент ИЛИ, причем выход опорного генератора соединен с входом тактовых импульсов распределителя импульсов считывания, второй вход которого соединен с входамц записи входных ячеек всех цепей пподвпжеОция ц ячецкц памяти обнаруженной ошибки и через дополнительный элемент ИЛИ соединен с дополнительными выходами декодирующих блоков У каналов. Вторые выходы исполнительных элементов К цепей продвижения подключены к вх соооса распределителя ц к управляющим входам входных ячеек памяти с запретом цепей продвижения, У выходов распределителя соединены с вторыми входамц считывания ячеек па. гятц (У - 1) -го каналов цепей продвижения, с входом считывания каждой из К выходных ячеек памяти с запретом, а (У+1)-й выход - с входом считывания ячейки памяти обнарукеццой ошибки, выход которой через исполццтельць ", элемент подключен к выходному блоку,На чертеже показана сЬункццональпзя схема предлагаемого устройства, где: 1 - 4 -- декодирующие блоки 1, 2, 3,., У каналов;5 - 8 - выходные ячецки устройства 1, 2, 3,., К знаков; 9 - 12 - входные ячейки памяти с запретом 1-го канала для 1, 2, 3, , К знаков;13 - 16 - схемы ИЛИ 1-го канала 1, 2, 3, К знаков; 17 - 20 - выходные ячейки с запретом 1-го канала для 1, 2, 3, К знаков; 21 - 24 - ячейки памяти 2-го канала для 1, 2, 3, К знаков; 25 в 28 в яч памяти (У - 1)-го канала для 1, 2, 3, , К знаков; 29 - 32 - исполнительные элементы 1, 2, 3 К знаков; 33 - 36 - элементы задержки ца один такт высокой частоты опорного генератора для 1, 2, 3, К знаков 2-го канала (под высокой частотой следует понимать = (2 У+1)п где г,п - частота следования знаков в схемах оконечных приемников); 37 - 40 - элементы задержки на два такта высокой частоты опорного генератора для 1, 2, 3, ., К знаков 3-го канала;41 - 44 - элементы задержки на У тактов высокой частоты опорного генератора для 1, 2, 3, , К знаков У-го канала; 45 - ячейка памяти обнаруженной ошибки; 46 - исполнительный элемент знака обнаруженной ошибки; 47 - распределитель импульсов считывания; 48 - опорный генератор; 49 - схема ИЛИ; 50 - выходной блок,Устройство работает следующим образом.На входы блоков 1 - 4 поступают последовательности импульсов, синхронизированных с местным ОГ генератором 48 и сфазированных по циклу во ьходцых устройствах оконечвание знака креста суммарного канала обеспечивается ячейкой памяти. Предлагаемое устройство обеспечивает сложение У каналов при использовании люоого алфавита, содержащего У( знаков. 10 15 20 2 д 30Э 40 4 ) 50 55 60 05 ного приемника, соответствующие кодовой комбинации К-го знака, За один такт до появления импульсов знаков ца выходах декодирующих олоков с дополнительных выходов декодпрующцх блоков снимаются импульсы, которые поступают через схему ИЛИ 49 ца запись 1 в распределитель 47, входные ячейки 5 - 8 и ячейку 45. Продвижение этой 1 ца распределитель 47 осуществляется с частотой /. В течение первых Л тактов 1 продвигается по распределителю 47 без выдачи в какие-либо цепи устройства, а сигнал У(-го знака записывается в (У - 1) ячейку К-й цепи продвижения.Дальнейший режим распределителя 47 осуществляют следующим образом: 1 под (У+1) такт выдается как импульс считывания ца (У - 1) ячейки 25 - 28 и переписывается в следующую ячейку распределителя. Если нет сигнала сброса, то под (У+2) такт импульс считывания подается ца (А - 4) ячейки К цепей продвиэкецця, под (У+3) такт - ца (У - 3) ячейки и т, д. Под (2 У - 1) такт при отсутствии сброса выдается импульс считывания на ячейки 9 - 12, и 1 переписывается в следующую ячейку. Под 2 У такт выдается импульс считывания ца ячейки 17 - 20, и 1 переписывается в последшою (2 У+1) ячейку распределителя, так как всего может быть (2 У+1) рабочих ячеек и 1 ячейка начальной записи.При отсутствии сброса 1 из (2 Л+1) ячейки считываются, в результате чего импульс считывания выдается на ячейку 45. На исполнительный элемент 46 поступает импульс обнаруженной ошибки с ячейки 45, а распределитель 47 приходит в исходное состояние. Таков полный цикл работы распределителя 47.Прц использовании для передачи кодов с обнаружением ошибок в каждый момент времени в каждом канале может быть три качества:А - правильно принятая кодовая комбинация;Х - обна 1 эуэкеццая ошцока п 1 эцнятой кодовой комбинации крест Е;Т - необнаруженная ошибка кодовой комбинации-трансформации.Рассмотрим работу устройства, исходя из таблицы логики,а. С л у ч а й А А А А. Под первый такт цикла работы па К-х выходах декодирующих блоков всех каналов появляются импульсы, означающие прием, например 1-го знака. Импульс с выхода декодирующего блока первого канала (1) осуществляет считывание 1 с ячейки 5 и запись ее в ячейку 9. Импульс с первого выхода декодирующих блоков второго канала через элемент задержки 38, задерживаясь на один такт, поступает также в цепь продвижения, осуществляя считывание 1 с ячейки 9 и запись ее в ячейку 21 н т, д,Импульс с 1-го выхода декодирующего блока У-го канала поступает ца элемент задержки 41 и через (У - 1) такт оп осцтельцо цм 46913005 пульса 1-го капала поступает в цепь продвижеци, осуществляя считывание 1 с ячейи 25. Импульс с выхода ячейки 25 подается ца исполнительный элемент 29, с дополнительного выхода которого сразу же выдается импульс сброса, который осуществляет приведение в исходное положение распределител 47 и подтверждает исходное состояние ячеек 9 - 12. Г 1 од очередной такт ): импульс с исполнительного элемецта подается ца выходной блок 50.б. Случай АААХ. т. е. когда по одному цз каналов (например, по Л-му принят рест, а по остальным - правильные кодовые комбинации 1-го знака. Работа устройства в этом случае аналогична изложенному выше до момента появления импульса с 1-го выхода блока 4 Л-го канала. Так как по Л кацалу принят сигнал крест, то в следующий икт элемент задержки 41 це выдает импульса в цепь продвижения 1-го знака и 1 остацется записанной в ячейку 25. Под пятый такт распределитель 47 выдает импульс считывания, который осуществляет считывание 1 с чейи 25, импульс с выхода которой подаетс ца исполнительный элемент 29. Далее работа устройства аналогична описанному выше.в, Сл у ч ай АААТ, т. е. прием по одном) цз каналов (папример, по Л) трансформации (например 1-го знака во 2-й). Работа устройства аналогична предыдущему случаю с той только разницей, что в этом случае появляетс импульс па втором выходе блока 4 и через элемент 42 поступает в цепь продвижения 2-го знака, в результате чего 1 с ячейки 6 переписывается в ячецку 10, Под (Л)+ 1) такт появляется импульс считывания с распределителя 47, который считывает 1 с ячейки 25, вследствие чего появляется импульс сброса, который переводит ячейку 10 в исходное состоя пие.г. Случай ААХХ, т. е. Прием по двум из апалов (например, третьему и четвертому) крестов. 1 абота устройства в этом случае аналогична предыдущему случаю.д, Случай ААХТ, т. е. прием по одцому из каналов (например, третьему) реста и цо другому (например Л) -трацсформацип. Работа устройства в этом случае ацалогичца случаям б и В.е. Случай ААТ,Т 4, т, е. прием по двум каналам правильно принятых кодовых комби.наций, по двум каналам - трансформации (например, по третьему кацалу - -во 2-и знак, ,а по Л-му в 3-й знак). В этом случае 1 записывается в ячейки 21, 10, 11. С приходом (И+2) считывающего импульса с распределителя 47 происходит считывание 1 с ячейки 21, импульс с которой поступает ца элемент 29, откуда выдается импульс сброса ца распределитель 47 и ячейки 9 - 12. Под очередной такт значпой частоты импульс с эле.мента 29 выдается ца блок 50..ж. Случай АХХХ, т. е. по первому а 5 10 1) 20 "5 зо л 40 45 50 55 60 налу принята правильная кодовая комбццация, а по остальным каналам - кресты. В этом случае 1 записывается только в ячейку 9, так как по остальным каналам приняты кресты. Под (2 Л - 1) такт распределитель 47 выдает импульс считывания на ячейки 9 - 12 и 1 ца ячейки 9 переписывается в ячейку 17. Одновременно по этой же цепи подаются импульсы ца схемы ИЛИ 14, 15) 16 и в ячейки 18, 19, 20 записываются 1 запрета. Под 2 Л такт импульс считывация подается ца ячейки 17 - 20 и так как в ячейки 18, 19 и 20 подан сигнал запрета, то только ца выходе ячейки 17 появляется импульс, который подается ца элемент 29,з. С л у ч а и А Х Х Т, т. е., цацример, по первому каналу принята правильная кодовая комбинация в -й знак, по Л в трансформац (допустим первого знака во второй), а по (1 Ч - 2) каналам приняты кресты, В этом случае 1 оказывается запцсаццой в ячейке 9, 10. Под (2 Л - 1) такт импульс счцтывацпя подается с распределителя 47 ца ячейки 9 - 12, в результате чего 1 записывается соответственно в ячейки 17 и 18 и одцовремеццо записываются сигналы запрета через схемы ИЛИ 13 и 14 в ячейки 17 - 20. С 2 Л тактом распределителя 47 выдает импульс считывания ца эти ячейки, ца выходах оторых импульсов це появляется за счет запрета. Под (2 Л+1) такт распределителя 47 выдает последний импульс считывания на ячейку 45 ц возвращается в исходное состояние. Импульс с выхода ячейки 45 подается на элемент 46 и на блок 50.и, С л у ч а й А Х Т, И 4. Работа устройства сложения в этом случае аналогична предыдущему, с той лишь разницей, что 1 записывается в трех каких-либо ячейках пз числа ячеек 9 - 12.к. Случай АТзТзТ 4 В этом случае работа устройства также аналогична случаю з, цо 1 занцсывается во всех четырех ячейках 9 - 12.л. Случай ХХХХ. В этом случае 1 це записывается нц в одну из ячеек и под (2 У+1) такт распределитель 47 выдает импульс считывания ца ячейку 45, сигнал с выхода которой подается ца элемент 46, и затем ца блок 50.м. Случай ХХХТ. Этот случай аналогичен случаю ж с той разницей, что в итоге зафиксируется цеобцаружцваема я ошибка (трансформация).н. СлУчай ХХТТ, аналоги 1 ен слУчаю 3 о. С л у ч а й Х Тз Тз Т., аналогичен случаю и. т. е. прием по трем каналам разных знаков.и. Случай Т,ТзТ,Т, ацалогцчец случаю к, т. е. по всем четырем ацалам приняты разные знаки. 11; "мет пзооретецця Контрольное устройство приема пцформацип, годеркащее Л дскодпрующцх блоков по469130 Составитель И. ХановаГскрсд О. Гуменюк 1(орректор А. Степано дактор Т оалов Тираж 679 тета Совета Мииисгров Сний и открытий акая .25 113 д, .м 4 б 1 ПИ Государственного коки по дедам изобретеГ 1 одписиос аб., д. ская числу каналоВ и К идентичных цепей продВижения по числу знаков используемого алфавита, каждая из которых содержит (М - 1) элементов задержки, одну входную ячейку (Х - 2) ячеек памяти, входную и выходную ячейки памяти с запретом, схемы ИЛИ и один исполнительный элемент знака, причем К выходов декодирую 1 цих блоков первого непосредственно и (Л - 1) -го последующих каналов через элементы задержки соединены с первыми входами считывания входных ячеек, входных ячеек памяти с запретом первого кане,1 а, ячеек памяти последующих каналОВ От второго до (Х - 1) -го соответствующих К цепей продвижения, выходы входных ячеек со единены с входами записи входных ячеек памяти с запретом первого канала, первые выходы которых подключены к входам записи ячеек памяти второго канала, а выходы (Х - 2) предыдущих ячеек памяти цепей про Э движения соединены с входами записи последующих, первый и второй выходы ячеек памяти (Л - 1) -го канала цепей продвижения соединены с исполнительными элементами знаков, к которым подключены вторые выходы ячеек 25 памяти цепей продвижения с второго до (Х - 2)-го каналов и выходы выходных ячеек памяти с запретом первого канала, к входам записи выходных ячеек памяти с запретом подключены вторые выходы входных ячеек памяти с запретом первого канала цепей продвижения, а входы запрета выходных ячеек первого канала соединены через элементы ИЛИ с вторыми выходами входных ячеек памяти с запретом первого канала оставшихся (К - 1) цепей продвижения, выходы исполнительных элементов знака подключены к выходному блоку, отлича 1 ошееся тем, что, с целью повышения достоверности приема информации, увеличения быстродействия, устройство содержит опорный генератор, распределитель импульсов считывания, ячейку памяти, исполнительный элемент знака обнаруженной ошибки и дополнительный элемент ИЛИ, причем выход опорного генератора соединен с входом тактовых импульсов распределителя импульсов считывания, второй вход которого соединен с входами записи входных ячеек всех цепей продвижения и ячейки памяти обнаруженной ошибки и через допол 1 штельный элемент ИЛИ соединен с дополнительными выходами декодирующих блоков У каналов, вторые выходы исполнительных элементов К цепей продвижения подсоединены к входу сброса распределителя импульсов считывания и управляющим входам входных ячеек памяти с запретом цепей продвижения, У выходов распределителя соединены с вторыми входами считывания ячеек памяти (М - 1) -го каналов цепей продвижения, с входом считывания каждой из К выходных ячеек памяти с запретом, а (Л+1)-й выход - с входом считывания ячейки памяти обнаруженной ошибки, выход которой через исполнительный элемент подключен к выходнОму блоку.