Устройство для прерывания программ

(щ 439812 Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ61) Зависимое от авт. свидетельства -22) Заявлено 23.06.72 (21) 1799936/18-24с присоединением заявки-51) М. Кл, 6 0619/18 осударственный комитетСовета Министров СССРоо делам иоабретенийи открытии орите 53) УДК 681.325 (088,8) Опубликовано 15,08,74. Бюллетень30Дата опубликования описания 05.03.75 Авторыизобретения тме и К).(54) УСТРОЙСТВО Изобретение относится к вычислительцои технике и, в частности, к устройствам для прерывания программ.Известно устройство для прерывания программ, содержащее регистр прерывания, схему сбора сигналов прерываний, соединенную с выходом прерывания устройства, шифратор, регистр зашиты, входы которого соедицены с первой группой входов устройства, а выходы - с первой группой входов схемы выявления т 0 разрешенных прерываний.Известное устройство для прерывания программ имеет недостаток: при поступлении сигналов с большой длительностью и с дребезгом фронтов необходимо вводить в состав устрой ства специальные формирователи, что увеличивает затраты оборудования и снижает надежность устройства.Цель изобретения - повышение надежности устройства, 20Поставленная цель достигается тем, что устройство содержит триггеры управления, первую, вторую, третью и четвертую группы схем И, первую, вторую и третью группы цнверторов, ццвертор управления, первый и второй 25 элементы задержки, причем вторая группа входов устройства соедицеца со входами соответствующей первой группы ицверторов, третья группа входов устройства соединена с первыМп входами соответствующей второй группы З 0 ЕРЫВАНИЯ ПРОГРАММ инверторов, вторые входы которых соединены с выходом первого элемента задержки; выходы первой и второй групп ицверторов соединены с единичными входами соответствующих триггеров управления, вторая и третья группы входов устройства соединены с первыми входами соответствующей первой группы схем И, вторые входы которых соединены через инвертор управления с опросным входом устройства, соединенным со входом второго элемента задержки, выход которого соединен с ответным выходом устройства, со входом второго элемента задержки и с первыми входами второй группы схем И, вторые входы которых соединены с соответствующими входами шифратора; выходы второй группы схем И соединены с пулевыми входами соответствующих триггеров управления и триггеров регистра прерывания, единичные входы триггеров управления соединены с третьими входами соответствующей первой группы схем И, выходы которых соединены с единичными входами соответствующих триггеров регистра прерывания, единичные выходы которых соединены со входами схемы сбора сигналов прерывания ц со второй группой входов схемы выявления разрешенных прерываний, выходы которой, кроме первого и последнего, соединены с первыми входамц соответствующей третьей группы схем И и через соответствующую третью группу ппверторов - с первыми входами соответствующей четвертой группы схем И; выходы каждой из четвертой группы схем И соединены со вторыми входами одной из третьей и одной из четвертой групп схем И, связанных с последующим выходом схемы выявления разрешенных прерываний, первый выход которой соединен с соответствующим входом шифратора и через соответствующий инвертор третьей группы инверторов - 1 со вторыми входами одной из третьей и одной из четвертой групп схем И, связанных с последующим выходом схемы выявления разрешенных прерываний, последний выход которой соединен с первым входом соответствующей 1 схемы И из третьей группы схем И, второй вход которой соединен с выходом одной из четвертой группы схем И, связанной с предыдущим выходом схемы выявления разрешенных прерываний; выходы третьей группы 20 схем И соединены со входами шифратора, выходы которого соединены с выходами устройства. Блок-схема предлагаемого устройства для 25 прерывания программ приведена на чертеже.Устройство содержит регистр прерывания 1, триггеры прерывания 2 - 2 первую группу схем И 3 - д, схему 4 выявления разрешенных прерываний, вторую группу схем И З 0 5, - 6, третью группу схем И 6 - 6, четвертую группу схем И 7, - 7;, первую 8; - 8, вторую 8, - 8, и третью группу инверторов 9, - 9 шифратор 10, схему И сбора сигналов прерывания, регистр защи- з 5 ты 12, инвертор опроса,13, первый элемент задержки 14, второй элемент задержки 16, триггеры управления 116, - 16.На чертеже обозначены следующие шины: первая группа входных шин,17; вторая группа 40 входных шин,18; - 18 третья группа входных шин 18- 1 Явыходная шина прерывания .19, шина ответов 20, опросная шина 21, выходные шины 22 устройства, выходные шины 23, - 23 п схемы выявления разрешенных 45 прерываний.Устройство работает следующим образом.При отсутствии сигналов прерывания устройство находится в исходном состоянии,При поступлении старшего по приоритету сигнала прерывания без дребезга, например, по входу 18; триггер 2; регистра прерывания 1 через схему Из; устанавливается в состояние 1. Сигнал с триггера 2; поступает на схему 4 выявления разрешенных прерываний, С выхода Л; этой схемы сигнал поступает через инвертор д; на схему И 7;, а также на схему Ир . Сигнал, снимаемый с выхода схемы И 7; через схемы Иу;- . - :Иу;, блокирует все схемы б;- 6 ь Так как сигнал, снимаемый с выхода 23; является самым старшим по приоритету, то только на выходе схемы б; появится единичный сигнал. Этот сигнал поступает на вход шифратора 10, на выходах 22 которого формируется 05 код старшего по приоритету сигнала прерывания.Сигнал с единичного выхода триггера 2;поступает на схему 11 сбора сигналов прерыва ий, с выхода которой 19 поступает в вычис.лительную машину. По этому сигналу вычислительная машина формирует сигнал опроса,по которому производится считывание в вычислительную машину номера старшего поприоритету прерывания. Кроме того, сигнал оп.роса поступает на опросный вход 21 устройства прерывания и через инвертор опроса .ивна вход схемы Из;, а также через второйэлемент задержки 15 - на шину ответов 20 ина вход схемы И 5; . Величина задержкиэлемента 16 равна суммарной задержке прохождения сигнала через схему 4 выявленияразрешенных прерываний, схемы И 6; 6,и шифратор 10. При этом с выхода схемыИр снимается сигнал, который сбрасываеттриггер 2; и устанавливает в состояние 0триггер управления 1 б. Сигнал, снимаемый сединичного выхода триггера управления 1 б;,блокирует дальнейшее поступление сигналапрерывания на вход триггера 2; через схему3. до тех пор, пока не кончится сигнал на шине у 8; . В тот момент, когда сигнал прерывания на шине 18; прекратится, триггер 1 б; через инвертор 8; устанавливается в состояние 1.Таким образом, предлагаемое устройствопри поступлении сигнала прерывания форми.рует сразу код номера старщего по приорите.ту прерывания, Формирование этого кода про.изводится на комбинационной схеме, что позволяет, с одной стороны, уменьшить время,необходимое для его получения, а с другой -разгрузить вычислительную машину, Как ясноиз описания работы устройства, длительностьсигналов прерывания без дребезга фронтовможет быть сколь угодно большой. Это об.стоятельство позволяет отказаться от дополни.тельных формирователей, обычно используе.мых в известных устройствах.При поступлении старшего по приоритетусигнала прерывания с дребезгом фронтов, например, по шине 18; устройство работает следующим образом,Триггер управления 16; находится в единичном состоянии, и с инвертора опроса 13 насхему Из поступает единичный сигнал.Схема Из; срабатывает, и триггер 2; регистра прерывания 1 переходит в состояние 1.После того, как данное прерывание будетобслужено, единичный сигнал с выхода схемы б; поступает на схему Иь;, на второйвход которой поступает сигнал опроса черезвторой элемент задержки 15 с шины Л. Вы.ходной сигнал схемы И 5 сбрасывает в нулевое состояние триггер управления 16, итриггер 2,. Нулевой сигнал с выхода тригге.ра управления 16; поступает на вход схемыИзтем самым блокируя входной сигнал,если он еще не кончился, Сигнал опроса черезпервый элемент задержки 14 (задержка кото 439812рого заведомо больше длительности входного .сигнала, включая длительность фронтов) и инвертор 8 поступает на единичный вход триггера управления 1 б, и устанавливает его в единичное состояние, тем самым подготавливая устройство к дальнейшей работе.Предмет изобретенияУстройство для прерывания программ, содержащее регистр прерывания, схему сбора 10 сигналов прерываний, соединенную с выходом прерывания устройства, шифратор, регистр защиты, входы которого соединены с первой группой входов устройства, а выходы - с первой группой входов схемы выявления разре шенных прерываний, отличающееся тем, что, с целью повышения надежности, устройство содержит триггеры управления, схемы И, ицверторы, инвертор управления, элементы задержки, причем вторая группа входов устрой ства соединена со входами соответствующей первой группы инверторов, третья группа входов устройства соединена с первыми входами соответствующей второй группы инверторов, вторые входы которых соединены с выходом 25 первого элемента задержки; выходы первой и второй групп инверторов соединены с единичными входами соответствующих триггеров управления, вторая и третья группы входов устройства соединены с первыми входами соот- зо ветствующей первой группы схем И, вторые входы которых соединены через инвертор управления с опросным входом устройства, соединенным со входом второго элемента задержки, выход которого соединен с ответным 35 выходом устройства, со входом второго элемента задержки и с первыми входами второй :группы схем И, вторые входы которых соединецы с соответствующими входами шифратора; выходы второй группы схем И соединены с нулевыми входами соответствующих триггеров управления и триггеров регистра прерывания, единичные выходы триггеров управления соединены с третьими входами соответствующей первой группы схем И, выходы которых соединены с единичными входами соответствующих триггеров регистра прерывания, единичные выходы которых соединены со входами схемы сбора сигналов прерывания и со второй группой входов схемы выявления разрешенных прерываний, выходы которой, кроме первого и последнего, соединены с первыми входами соответствующей третьей группы схем И и через соответствующую третью группу ицверторов - с первыми входами соответствующей четвертой группы схем И; выходы каждой из четвертой группы схем Исоединены со вторыми входами одной из третьей и одной из четвертой групп схем И, связанных с последующим выходом схемы выявления разрешенных прерываний, первый выход которой соединен с соответствующим входом шифратора и через соответствующий ицвертор третьей группы ннверторов - со вторыми входами одной из третьей и одной из четвертой групп схем И, связанных с последующим выходом схемы выявления разрешенных прерываний, последний выход которой соединен с первым входом соответствующей схемы И из третьей группы схем И, второй вход которой соединен с выходом одной из четвертой группы схем И, связанной с предыдущим выходом схемы выявления разрешенных прерываний; выходы третьей группы схем И соединены со входами шифратора, выходы которого соединены с выходами устройства.Корректор Л. Орлова Редактор Б. Нанкнна Изд.1904 Тираж 624 ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д, 4/5