Устройство для сжатия и кодирования аналоговых сообщений в системах с кодово-импульсной модуляцией

409277 Соси СоветскихСоциалистических Республик ЕТЕН И СВИДЕТЕЛЬСТВ К АВТОРСКО ства-ависимое от акт. свидетел.Ч. Кл. 6 08 с 19/28 Заявлс.о 30,71,191674341/18-24 рисоединением заявкиосудврствеииаи комитетСовета Министров СССРпо делам изо 5 ретеиийи открытий Прпо те Бюллетень4 иковано ЗО.Х 1.19;,1 К 621,398 (088.8 ОпублЛаа публнкованя описания2,И 1. Авто 1 зпзоо рсон5 А. Свириде Московский ордена Т электротехничвого Красного Знамений институт связи 5 питсль ТРОЙСТВО ДЛЯ СЖАТИЯ И КОДИРОВАНАНАЛОГОВЫХ СООБЩЕНИЙ В СИСТЕМАХС КОДОВО-ИМПУЛЬСНОЙ МОДУЛЯЦИЕЙ бретение относится к области телемеха ники.Известны устроства лля сжатия и коди,рования аналоговых сооощений в системах с кодово-импульсной аодуляцией, содержащее последоватено соединенные лискретизатор, преобразователь аналог-цифра, блок анализа приращений, выходы которого подключены к входам блока памяти, а также генератор х- пульсов, один из выходов которого подсоединеа к ихтпульсноху входу дскретзатора, и делитель частоты,Известовые устройства, реализующие принцип отбраковки избыточных выборок исходного сообщения на основе анализа приращений, требуют перевеиной частоты опроса, проводят оценку текущей ширины спектра сообщения с :спользованием предсказания, посылают в канал данные, которые должны быть снабжены большим количеством служебной (адресно) информации о текущей оценке пиринины спектра и соответствуощем этой оценке временном интервале. Они пе позволяют объединять данные от болыпого числа источтиков из-за переменной астоты опроса и иногда дают большую погрешность в результате запаздывания,Цель изобретения - повышение эффективности использования пропускной способност канала передачи данных,Это достигается тем, что другой выход генератора импульсов подключен к входу делителя частоты, а выходы делителя - к импульсным входам блока анализа приращений. Блок анализа приращений включает в себя последовательно соединенные,интерполяторы, каждый пз которых содержит стробируемы каскад, один из входов которого подключен через элемент задержки к одному из входоь схемы вычпта, другой вход - к соответствуоцеау выхот 0 ду делителя частоты, выход - к одному извходов сумматора и входу восстанавливающего рнльтра. Выход фильтра подсоединен и другому входу схемы вычитания, один из выходов этой схемы - к,порогово схеме, а другой - 15 к схеме запрета. В интерполятор введен такжегенератор адреса. Один пз его входов соединен с первым выходом пороговой схемы, с входамп первого ключа и формирующего каскада, под;люченного к схеме запрета, другой вход - с 20 выходом первого ключа и с входом второгоключа, а выход через второ ключ - с сумматором. Второй выход пороговой схемы соединен с другим входом первого ключа,Иа 1 г. 1 показана блок-схема прелложеп ного устройства; на фиг. 2 - функциональнаясхема нтерполятора; на фиг.З, а - г - осциллограа поясниоцие принцип работы устройс гва.;1 ескретпзатор 1 устройства, па который по дается исходное сообщение, последователь5 10 15 20 25 30 соединен с аналого-цифровым преобразователем 2, блоком 3 анализа приращений сообщения и блоком 4 памяти. К импульсному входу дискретизатора подсоединен выход генератора 5 импульсов, другой выход этого генаратора - к делителю 6 частоты. Выходы делителя подключены к соответствующим импульсным входам блока 3, содержащего и интерполяторов 71 - 7, которые имеют (кроме последнего) по два выхода (один из них подсоединен к блоку памяти, а другой - к последующему инторполятору).Предложенное устройство работает следующим образом.Подаваемое на его вход сообщение т(1) поступает на дискретизатор 1, импульсный вход которого подключен к генератору 5 импульсов. Аналоговое сообщение по 1 двергается амплитудно-импульаной иодуляции с фиксированной частотой опроса о. Последняя выбирается из условия 10) 2 Р .;с (где г"1;. - максимально возможная ширина спектра сообщения т(г). С выхода дискретизатора сигнал тд проходит на вход преобразователя 2, квантующего сообщения тд (Ц,по уровню. Цифровой выход преобразователя подается вы вход блока 3, состоящего из и идентичных интерполяторов.Одновременно на импульсный вход первого интерполятора 71 блока 3 поступают импульсы с частотой следования = - -=1, 2 -о- у - , О где А - целое число, выбираемое из условия )2 Р . (Р. - минимальная ширина спектра сообщения т(1) от делителя 6 частоты, в качестве которого может служить счетчик на приггерах). Импульсы с частотой , попадают на стробируемый каскад 8 (схема И) первого интерполятора 71 и пропускают сигнал от преобразователя 2. Далее сигнал поступает на восстанавливающий цифровой фильтр 9, импульсная реакция которого в цифровой форме воспроизводит импульсную реакцию аналогового ступенчатого или линейного интерполятора или более сложных восстанавливающих фильтров, согласованных с частотой следованпя импульсов, подаваемых на блок делителя,Для случая ступенчатой интерполяции восстанавливающим фильтром,может служить запоыгнающее устрогство (ЗУ) с времевем памяти Т . =1.(для интерполятора 7, м=1, для интерполятора 7 м=2 и т. д.). Одновремеино входной сигнал интерполятора подается на элемент 10 задержки (для цифровых данных это ЗУ, частота считывания которого определяется временем запаздывания Т сигнала в восстанавливающем фильтре). Для произвольноо фильтра Т:=ТДалее сигналы от фильтра и элемента задержки поступают на вычитающее устройство 11, выходной сигнал которого представляет разность (приращение) между входным сигналом и восстановленным из входногопо меньшей (в 2" раз для -го интерполято 35 0 45 50 55 00 65 ра) части его выборок. В том случае, если величина какой-либо выборки этой разности,превышает установленный порог, то такой разностный сигнал подвертается дальнейшему анализу в последующем интерполяторе, если нет, то с выхода порогового устройства 12 поступает через формирующий каскад 13 сигнал на схему 14 запрета, который исключает необходимость проводить, последующий анализ в следующем интерполяторе блока 3, Этот же сигнал, на который накладывается адрес интерполягора 71 в генераторе 15 адреса, проходит через ключ 16 и сумматор 17 на блок 4 памяти для записи в нем иноформации об отсутствии в исходном сообщениями высокочастотных составляющих, превосходящих по амплитуде установленный порог. При этом на,блок памяти, работающий в старт-стопном режиме, поступают выборки от сгробируемого каскада интерполятора 71 блока 3, которые постоянно записываются в блок памяти. Выборки, приращений от интерполяторов 7, 7 з и т. д. в случае отсутствия высокочастотных составляющих, превосходящих порог, не записываются. Если наступает такой момент, что интенсивность приращения превосходит порог, то соответствующий адресный сигнал интерполятора 7 ь сформированный в генераторе адреса, поступает через ключ 16 и сумматор,17 на блок памяти. Появление его дважды, позволяет сулить об отсутствии высокочастотных составляющих,в интервале времени между двумя адресными сигналами и правильно расшифровать закодированную информацию. Вторая его запись может появиться в том случае, если первая запись уже была, Для этого служат самобломирующиеся управляемые,ключи,16 и 18,В начальном состоянии ключ 16 замкнут, а ключ .18 разомкнут, Если сигнал с выхода вычитающего устройства 11 не превышает порог, то соответствующий сигнал с первото выхода порогового устройства 12 поступает одновременно на формирующий каскад 13, разомкнутый ключ И (и замыкает его) и генератор 15 адреса, где на него накладывается адресный признак интерполятора. Далее сигнал с выхода генератора адреса подается через,замкнутый ключ 16 на,сумматор 17 и далее на блок памяти. Ключ 16 после прохождения сигнала переходит в разомкнутое состояние - самоблокируегся. Замыкается он теперь только после поступления на его второй вход сигнала с выхода ключа 18, Таким образом, второй раз адресный сигнал, свидетелыствующий об отсутствии высокочастотных составляюш(их в исходном сообщении, не может быть записан. Если после описанной ситуации порог прсвышаегся, то со второго выхода порогового устройства 12 подается сигнал на уже замкнутый ключ 18 и далее на генератор адреса. Выходной сигнал ключа 18 замыкает,ключ 16 и размыкает сам ключ 18 - блокирует его, что делает невозможным поступление второй раз,:сигнала о превышении порога на генератор .адреса,Выходной сигнал генератора адреса через .замкнутый теперь ключ 1 б,поступает через сумматор 17 в блок памяти. Аналогично проводится анализ приращений в последующих интерполяторах блока 3. При этосом если сигнал приращения на выходе какого-либо из этих интерполяторов меньше порога, то формируется свой адресный сигнал для записи в блок памяти.В случае, если ширина спектра сообщения продолжает уменьшатыся, то предыдущий интерполятор также формирует свой адресный сигнал. При расширении спектра сообщения сначала формируются адреоные сигналы предыдущих интерполяторов, а затем последующих, т. е, адресные сигналы,последующих интерполяторов заключают внутри сигналы лредыдущих интерполяторов, что позволяет правильно дешифрнровать за)кодированную информацию. Процесс кодирования информации, поступающей с выходов стробируемых каскадов интерполяторов, следующии: импульсы приращений сообщения каждого интерполятора следуют не в реальном масштабе времени, а с задержкой относительно действительного момента време. ни на время Тз, равное задержке в восстанавливающих фильтрах во всех предыдущих интерполяторах блока 3. Например, задержка сигнала от интерполятора,7 з блока 3 определяется задержкой в интерполяторах 7, и 7 з и равна Тз=Т, + Т,.Осциллограммы, поясияющие процесс работы устройства, представлены на фиг, 3: а - исходное положение т (1), подвергнутое дискретизации с частотой о, и восстановленное сообщение тз .в интерполяторе 7 блока 3; б - приращение сообщения т (1), прошедшее интерполятор 7 и его восстановление тзвв интерполяторе 7; в - приращение сообщения т,(1), прошедшее интерполятор 7 з, и его восстановление тз.в интерполяторе 7 з, г - закодированная,информация о сообщении т, поступающая в блок памяти.Для удобства осциллограммы совмещены по времеви н сигналы представлены в аналоговой форме, а масштаб по оси,времени для осциллограммы, иллюстрирующей входной сигнал блока,памяти, сжат в два раза.В качестве .восстанавливающих фильтроввзяты линейные интерполяторы,Предмет изобретения1. Устройство для сжатия и кодированияаналоговых сообщений в системах с кодовоимпульсной модуляцией, содержащее последовательно соединенные дискретизатор, аналогоцифровой преобразователь и блок анализа 15 првращений, выходы которого подключены квходам блошка памяти, генератор импульсов, один из выходов которого подключен к импульсному входу дискретизатора, и делитель частоты, отличающееся тем, что, с целью повы щения эффективности использования пропускной способности канала, передачи данных, другой выход генератора импульсов подключен к входу делителя частоты, выходы которото подсоединены к импульсным входам блока анали за приращений.2. Устройство по п. 1, отличающееся тем, чтоблок анализа приращений включает в себя последовательно соединенные интерполяторы, каждый из которых содержит стробируемый 30 каскад, один из входов которого подключен через элемент задерики к одному из входов схемы вычитаная, другой вход - к соответствующему выходу делителя частоты, а выход соединвн с одним из входов сумматора и с входом З 5 восстанавливающего фильтра, выход которогоподключен к другому входу схемы вычитания, один из выходов которой подключен к,пороговой схеме, а другой - к схеме запрета, генератор андреса, один из входов которого соединен 40 с перовым выходом пороговой схемы, с входамиперьвого ключа и формирующего каскада, подключенного к схеме запрета, а другой вход соединен с выходом первого ключа и с входом второго ключа, а выход через второй ключ со 4 з единен с сумматором, второй выход пороговойсхемы соединен с другим входом первого ключа.409277 есные ыгналд Составитель Г, Старцев Техред Т, Ускова едактор И. Груздева Корректор Л. Орл Заказ 1805 11 зд, Ле 1112 Тираи бо 4 ИИПИ Государственного комитета Совета Министров по делам изобретений и открыппй Москва, Ж, Раушская паб., д. 4/5