Устройство для отображения информации на экране телевизионного приемника

ССЕИ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУ БЛИН А 1 9 С 1/ САНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ВТОРИЧНОМУ СВИДЕП":ПЬСТВ(54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО. ПРИЕИНИКА(57) Изобретение относится к автома тике и вычислительной технике и может быть использовано в автоматизированных системах управления, системах связи и вычислительной технике в качестве устройства ввода информации от ЭВИ и отображения ее наэкране телевизионного приемника,Цель предложенного устройства - расширение области применения устройствэа счет обеспечения возможности формирования символов без пробелов иповышения точности отображения.Устройство содержит задающий генератор,преобразователь кодов, знакогенератор, блок оперативной памяти, счетчик телевизионных строк, блок управления, счетчик знаковых строк, формирователь синхроимпульсов, мультиплексор адреса, счетчик знаков, смесительформирователь маркерного импульса, триггер, дешифратор, распределитель импульсов и буферный регистр. 9 ил., 1 табл.12 б 5834 18Продолжение таблицы Состояние адресных входов Состояние выходов Я 1 Ц 2 СЗ 0 0 0 10 0 0 0 1 1 0 1 0 О 0 1 А 7 Аб А 5 А 4 АЗ А 2 А 1 АО 1 0 1 1 0 0 0 0 0 0 0 1 0 1 0 О 0 0 О 0 0 01265834 20 19 Продолжение таблицы Состояние адресных входов Состояние выходов А 7 А 6 А 5 А 4 АЗ А 2 А 1 АО Ц 1 Я 2 ЦЭ 0 1 О 0 О О О О . О О 0 0 О 0 О 0 0 О О 0 0 0 0 О О 0 0 О О О 1 О О 0 0 0 0 О О 1 О О О О 0 О 0 О 1 1 1 1 1 О 1 1 О О 0 0 0 1 0 О 0 О О 1 О 1 0 1 О 1О 0 О О О О О О О,22 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 О 0 0 О 0 0 О 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 О 0 О 0 0 Состояние адресных входов 0 0 О 0 1 0 1. 1 0 0 0 0 Продолжение таблицы Состояние выходов О 0 0 О 0 1 0 11265834 23 24Продолжение таблицы Состояние выходов,Со якие адресных вх А 4 АЗ А 2 А 7А1 1 1 О О 1 1 им- торо- на элемен 42 ИЛИПри формир первом нем ло ра" на логиченала уртьем в выходе с уров Из таблицы видно, что на выходеЯ 1 первый выход формирователя 8 сигнал уровнем логического 10", являющийся сигналом запрета выборки знакогенератора 3, формируется при состояниях "1" адресных входов А 4 и А 7,последнее соответствует окончаниюформирования активных частей телевизионной строки (64 символа) и кадра (16 знаковых строк).На выходе Я 2 блока 35 формируется25синхросмесь: строчные и кадровые син,хронизирующие импульсы (состояниелогического "0" на выходе Я 2). Навыходе ОЗ блока 35 формируются положительные импульсы сброса счетчика 10 ЗОзнаков в конце телевизионной строки. Сигнал уровнем логической "1" свыхода ЯЗ блока 35 поступает на входэлемента 39 И формирователя 8, навторой вход элемента 39 И поступает 35 проинвертированный на элементе 37 НЕстробирующий импульс с распределителя 15 импульсов (третий вход формиро,вателя 8 синхросигналов) .На элементе 36 НЕ и элементе 38 И 4 О выполнен предварительный анализатор, состояний двух разрядов счетчика 7, фиксирующий состояние "0" "1" разрядов 2 и 3 счетчика 7 соответственно.Знакогенератор 3 предназначен дляпреобразования кода симьола, считываемого из ячейки блока 4 оперативной памяти, в код горизонтальной развертки символа в соответствии с номером текущей телевизионной строки.Знакогенератор 3 может быть выполнен, например, на двух стандартных микросхемах 556 РТ 5, соответствующим образом запрограммированных,Адресные входы А 1 знакогенератора 3, представляющие собой объединенные одноименные входы АЗ .,А 8 А 1 АО )1 02 ЦЗ1 1(6 разрядов указанных микросхемсоединены,соответственно, с 1-м -6-м разрядами группы выходов/входовЯ/В блока 7 оперативной памяти, седьмой же разряд этой группы входов/выходов Я/П в группе входов А 1 соединен с "1"-м входом разрешения выборки одной микросхемы (У 1) и "О"-мвходом разрешения выборки второй(УЗ), таким образом, осуществляетсявыборка старшим разрядом символов,в другой - развертки цифр, спецсимволов и псевдографических символов) .Группа адресных входов А 2, представляющая собой объединенные одноименные входы АО, А 1, А 2, (3 разряда) микросхем, соединена с тремяразрядами счетчика 5 телевизионныхстрок.Вход СБ, представляет собой соединенные между собой одноименныевходы разрешения выборки Ч 4 микросхем серии 556 РТ 5 (разрешающим является уровень логического "0").Вход С 8 представляет. собой соединенньж между собой одноименныевходы разрешения выборки 7 микросхем 556 РТ 5 (разрешающим являетсяуровень логической "1"),Формирователь 12 маркерногопульса, функциональная схема кого приведена на фиг.б, выполненте 40 ИЛИ, элементах 4 1. НЕ и наличии сигналов разрешениявания маркерного импульса навходе формирователя 12 уровического "0", признака маркеего втором входе 1 уровнем,кой "1" и стробирующего сиговнем логического "О" на треоде формирователя 12 - напоследнего формируется сигналем логического "О".12658Преобразователь 2 параллельного кода в последовательный может быть выполнен, Например, на стандартной микросхеме 133 ИР 13.Смеситель 11, функциональная схема которого приведена на фиг.7, предназначен для "замешивания" в яркостную составляющую видеосигиала, поступающего с выхода преобразователя 2, синхросмеси из строчных и кадровых 1 О синхронизирующих импульсов и Формирование полного видеосигнала, и может быть выполнен, например, на элементе 43 НЕ (например, стандартная микросхема 133 ЛА 8), транзисторе 44 15 и режимных резисторах 45-48.Устройство работает следующим образом.При подаче питания устройство устанавливается в исходное состоя ние. В исходном состоянии триггер 13 находится в единичном состоянии ("1" - на прямом выходе и "0" - на инверсном), дешифратор 14 закрыт по входу "Разрешение выборки" 2 (СБ 2), с третьего выхода блока 6 управления на вход "Разрешение выборки" СБ-блока 4 оперативной памяти поступает сигнал разрешения с уровнем "О", на режимный Ч-вход блока 4 оперативной 30 памяти со второго выхода блока б управления - единичный сигнал "Чтение", а с четвертого выхода блока бединичный сигнал блокировки выходных буферов регистра 16 по его входу разрешения выборки (СБ). Таким образом, на внутреннюю шину данных открыты выходы /О) блока 4 оперативной памяти.За начало формирования растра 40 (очередного полукадра) принято нулевое состояние линейки счетчиков 10 знаков, 5 телевизионных строк, 7 знаковых строк, соединенных последовательно, 45Тактирование линейки счетчиков осуществляется от распределителя 15 импульсов, который, в свою очередь, тактируется задающим генератором 1, Цикл работы распределителя 15, выполненного на сдвиговом регистре 32, состоит из семи тактов (семь периодов задающего генератора 1).При нулевом состоянии счетчика 5 телевизионных строк блоком 6 управления формируется на первом выходе управляющий код, который, поступая на первый вход мультиплексора 9 ад 3426реса, вызывает в последнем логическое подключение входов мультиплексора 9, являющихся по сути выходами счетчи - ков 10 знаков и 7 знаковых строк, к выходам Г мультиплексора 9, а следовательно, к адресным входам А блока 4 оперативной памяти. Таким образом, на адресные входы блока 4 оперативной памяти поступает код текущего адреса. Время выборки и преобразования кода символа определяется циклом работы распределителя 15 импульсов, В 1-м такте по заднему (положительному) фронту импульса на первом выходе распределителя 15 осуществляется приращение к счетчику 10 знаков. Через мультиплексор 9 адрес (состояние счетчиков 7 и 10) поступает на адресные входы А блока 4 оперативной памяти. Код символа, хранящийся в выбранной ячейке блока 4 оперативной памяти, с Ц/П-выходов его поступает на адресные входы А 1 знакогенератора 3, который открыт по входам разрешения выборки (СБ 1, СБ 2) сигналами: единичным по входу выборки СБ 2 блока 4, поступающим с .первого выхода формирователя 8 синхросигналов и нулевым по входу выборки СБ 1, являющимся старшим разрядом счетчика 5 телевизионных строк. На выходе С знакогенератора 3 Формируется семиразрядный код горизонтальной развертки символа в соответствии с входным кодом символа (входы А 1) и трехразрядным кодом текущей телевизионной строки (входы А 2 знакогенератора 3). Семиразрядный код развертки символа поступает на 0-входы (информационные входы) преобразователя 2 параллельного ко-, да в последовательный.По окончании Формирования предыдущего символа, т,е, в такте 7 распределителя 15 импульсов, на втором выходе распределителя 15 Формируется единичный уровень, который по режимному Б-входу преобразовате-. ля 2 устанавливает последний в ре- - жим параллельной записи, Следующим тактовым импульсом задающего генератора 1, поступающим на С-входы синхронизации блоков преобразователя 2 и распределителя 15, осуществляется параллельная запись входной инФормации в преобразователь 2 (по положительному из "0" в "1" фронту импульса), Одновременно заканчива1265 834 27ется цикл работы распределителя 15 и на втором выходе его Формируется нулевой уровень, перевода по Б-входу преобразователь 2 в реялм сдвига вправо - начинается Формирование5 первой растровой точки, т, е, очередной цикл Формирования горизонтальной развертки символа. Хранение в знакогенераторе 3 семираэрядного кода развертки символа позволяет как .10 Формировать пробеловые точки по краям символа, так и исключать их (т.е. формировать уровень белого), что .позволяет расширить поле для Формирования псевдографических символов. формируемая описанным способомпоследовательность импульсов, представляющая собой яркостную составляющую видеосигнала, с вЫхода пре 20образователя 2 поступает на второйвход смесителя 11.Так цчкл за циклом осуществляется процесс формирования активнойчасти телевизионной строки, По окончании Формирования развертки последнего символа в телевизионной строке(64-го символа) на первом выходе формирователя 8 формируется "0"-й уровень которым по входу выборки,СЯ 2Ф30запирается знакогенератор 3, и на еговыходе Формируется единичный сигнал,который приводит к единичному состоянию выходное состояние преобразователя 2. Поступая на второй вход.смесителя 11, этот единичный сигналвызывает Формирование уровня гашениялуча телевизионного приемника на выходе смесителя 11,Длительность гашения луча, обус 40ловленная геометрическими искажениями в краях растра, составляет 28циклов распределителя (19,6 мкс). Подостижении счетчиком 10 знаков состояния, определяющего край Формируемого растра (64+10 циклов), на тре 45тьем выходе формировате.",ч 8 синхросигналов Формируется нулевой уровень -передний фронт импульса вторичнойсинхронизации. Длительность импульсастрочной синхронизации 5,6 мкс(8 циклов). По окончании импульсасинхронизации продолжается гашениеэкрана еще в течение 10 циклов распределителя 15. По достижении счетчиком 10 знаков состояния, определяющего длительность полной телевизионной (единично) "строки, на втором выходе - формирователя синхросигнала формируется единичный импульс, который по В-входу сбрасывает счетчик 10 знаков в исходное состояние, а к счетчику 5 телевизионных строк, связанному своим счетным,С входом со старшим разрядом счетчика 10 знаков, делается приращение + 1.Начинается Формирование следующей телевизионной строки в знаковой строке. Так цикл за циклом, строка за строкой происходит формирование горизонтальной и вертикальной разверток знаковой строки. По достижении счетчиком 5 телевизионных строк состояния, определяющего окончание вертикальной развертки символа и начала межстрочного промежутка, а именно, по достижении единичного состояния второго выхода счетчика 5 и нулевого состояния первых выходов счетчика 5, по входу разрешения выборки , С 5 1 осуществляется запирание знакогенератора 3. Таким образом, в течение 8 телевизионных строк формируется вертикальная развертка знаковой строки - с нулевой по седьмую телевизионные строки (нулевая строка формируется пробеловой при формировании цифр, букв и спецсимволов на знакогенераторе 3), девятая телевизионная строка - пробеловая.Телевизионные строки знаковой строки, с десятой по двенадцатую, являются полем "маркера", что соответствует состояниям счетчика 5 с 1001 по 1011, при этом на первых выходах блока 6 формируется управляющий код, переводящий мультиплексор 3 в режим сравнения, и при совпадении кодов текущего адреса (третий и четвертый входы мультиплексора 9) и входного адреса (второй вход мультиплексора 9) на выходе К последнего формируется единичный сигнал "Признак маркера", поступающийна второй вход формирователя 12 маркерного импульса . На пятом выходе блока б, синфазно с появлением кода "Сравнение" на его первом выходе, формируется нулевой сигнал "Разрешение формирования маркера", поступающич на первый вход Формирователя 12 маркерного импульса.При наличии сигналов Признак маркера" единичного уровня на втором входе формирователя 12 и "Разрешение Формирования маркера" нулевого уровня на первом входе формирователя 12и при поступлении импульса синхронизации нулевого уровня на третий вход Формирователя 12 (такт 1 распределителя 15) на выходе формирователя 12 формируется маркерный импульс, сбрасывающий преобразователь 2 по его К-входу. Таким образом, формируется маркер длительностью по горизон= тали в семь растровых точек и по вертикали - в три телевизионных строки. 1 ОГри достижении счетчиком 5 состояния 1100 (единичные состояния в старших разрядах счетчика 5), т,е. сос - тояния, соответствующего тринадцатой телевизионной строке в знаковой стро ке, - первый вход блока б принимает единичное состояние и мультиплексор 9 переходит из режимаСравнение в режим трансляции на выход текущего адреса, На пятом выходе блока б Фор О мируется единичный уровень запрета Формирования маркерного импульса, Тринадцатая телевизионная строка Формируется как пробеловая, так как знакогенератор 3 закрыт по входу СБ 1.25 По окончании формирования тринадцатой телевизионной строки счетчик 5 сбрасывается, а счетчик 7 знаковых строк, связанный счетным входом с выходом счетчика 5, увеличивает свое состояние на "1", устройство начинает Формировать следующую знаковую строкоу. Так происходит Формирование строки за строкой, пока не будет . сформирована последняя (16) знако- вая строка растра.Как только состояние счетчика 7,превысит код последней знаковой стро- .ки (10000) на первом выходе Форми 40рователя Я синхросигналов сформируется сигнал нулевого уровня, закры,вающий знакогенератор 3 по входу СБ 2 - начинается гашение луча но кадру, но длительности составляющее458 знаковых строк. В середине пассивной части кадра на третьем вьжоде Формирователя 8 Формируется нулевой уровень длительностью в одну знаковую строку - кадровый синхронизирую 5 О ший импульс. По достижении счетчиком 7 состояния, соответствующего двадцати четырем знаковым строкам по приходу следующего Фронта (переднего) импульс на счетном входе счетчик сбрасывается и начинается очеред- " ной цикл формирования кацровой развертки. На смесителе 11 осуществляется "замешивание" в яркостную составляющую, поступающую с преобразователя 2 по второму входу сигнала строчной и кадровой синхронизаций (сигнала синхросмеси), поступающего с формирователя 8 на первый вход смесителя 11 и формирование стандартного полного видеосигнала.Временная диаграмма работы устройства в режиме записи информации с внешнего устройства управления приведена на Фиг,9.После прихода единичного импульса записи на С-вход буферного регистра 16, соединенного с входом 18 устройства, а именно, по заднему его фронту (из " 11 в 0") информация на П-входах регистра 16, соединенных с информационным входом 19 устройства, Фиксируется в регистре 16. По этому же фронту импульса на выходе запроса" (ЗП) регистра 16 Формируется нулевой уровень.Состояние 0-входа триггера 13 опрашивается в конце каждого цикла расгределктеля 15 импульсов задним (положительным) фронтом импульса на пятом выходе распределителя 15.При появлении нулевого уровня на Р -входе триггера 13 положительным Фронтом импульса по С-входу триггера 13, соединенного с пятьгм выходом распределителя 15, триггер 13 переводится в нулевое состояние и единичным уровнем на инверсном выходе разблокирует входной, дешифратор 14, который остается закрытым по входе СБ 1 единичным состоянием второго выхода распределителя 15. Инвертирование состояния четвертого к третьего входов блока 6, связанных соответственно с прямым и инверсным выходами триггера 13 (нулевой уровень - на первом входе к единичный - на втором) вызывает формирование на третьем выходе блока 6 единичного сигнала, закрывающес ес Го по входу разрешение вь 1 борки (СБ-блок 4 оперативной памяти, Я/В входы/выходы переводятся в третье состояние), на четвертом выходе блока 6 - нулевого сигнала, открывающего по. входу "разрешения выборки" СБ выходные буферы регистра 16, и,код символа, записанный в буферный регистр 16, выставляется на внутреннюю шину данных устройства (связьвыходов регистра 16 с Я/В-входами) выходами блока 4 оперативной126531памяти, группой А - входов дешифратора 14 и группой А 1 - входов знакогенератора 3.Первый выход блока 6 управления принимает состояние, вызывающее переключение мультиплексора 9 из режимов либо сравнения , либо трансляции текущего адреса, в режим трансляции входного адреса, поступающего с входа 17 устройства нг второй вход 1 О мультиплексора 9. Таким образом, адресные входы А блока 4 аналоговой памяти оказываются логически подключенными к группе информационных входов мультиплексора 9 (через выходы Г мультиплексора 9), т.е. к входному адресу. Следующий такт распределителя 15 импульсов является холостым, обеспечивая необходимую задержку на время переходных процессов на 20 внутренней шине данных и выборки ячейки в блоке 4 оперативной памяти. В третьем такте распределителя 15 импульсов на втором выходе блока 6 Формируется отрицательный импульс, кото вый по входу "разрешение выборки" СЯ 1 открывает входной дешифратор 14 и в случае кода на адресных входах дешифратора 14, соответствующего коду, хранящемуся в знакогенераторе 3 (буквы, цифры, спецсимволы, псевдо- графические символы), на первом выходе дешифратора 14 Формируется "импульс записи" отрицательной полярности, равный по длительности периоду35 задающего генератора 1. Этот импульс записи", поступающий на пятыйвход блока 6, вызывает на втором выходе его отрицательный импульс, равный по длительности входному, но с задержкой на,одном элементе И - и на третьем выходе блока 6. Эти два сим,вала в совокупности вызывают запись 1 кода на ф 0 входах/выходах в выбранную ячейку блока 4 оперативной памя ти.В такте 4 распредели еля 15, являющемся холостым, снятие "импульса записи" на пятом входе блока 6 (последнее.вызвано снятием импульса со входа разрешения выборки СБ 1) вызывает единичные сигналы на втором и третьем выходах блока 6. Блок 4 оперативной памяти запира ется, так как на его входе разрешения выборки СБ устанавливается единичный уровень, так же как и на вхо 834 32де Ч выбора режима блока 4 оперативной памяти.В пятом такте распределителя 15 отрицательный импульс, Формирующийся на первом выходе блока 15, устанавливает по входу триггер 13 в единичное состояние (исходное состояние) что приводит блок 6 в исходное состояние, на третьем выходе блока 6 формируется нулевой уровень, устанавливая блок 4 оперативной памяти в режим считывания, на четвертом выходе блока 6 Формируется единичный уровень, закрывающий выходной буфер регистра 16, при этом на выходе ЗП регистра 16 снимается сигнал "Запрос" (формируется единичный уровень).Управляющим сигналом первого выхода блока 6 мультиплексор 9 переключается и к адресным входам блока 4 оперативной памяти логически подключается текущий адрес (выходное состояние счетчиков 10 и 7), и осуществляется выборка текущего кода символа, по окончании цикла распределителя 15 с выхода знакогенератора 3 код горизонтальной развертки переписывается в преобразователь 2.Таким образом, изобретение позволяет по сравнению с известным устройством устранить искажение информации, выводимой на экран при обновлении информации в блоке 4 оперативной памяти за счет введения буферного регистра 16, триггера 13, распределителя 15 импульсов и связей их с блоком 6 управления, мультиплексором 9 адреса и другими блоками устройства; расширить область применения устройства путем обеспечения возможности искусственного вытягивания знакоместа по горизонтали при необходимости формирования, помимо обычных символов, - псевдосимволов (например, сплошных горизонтальных линий) за счет конкретного исполнения знакогенератора 3 и связей его с преобразователем 2 параллельного кода в последовательный, обеспечивающих возможность хранения полного энакоместа в памяти знакогенератора 3.Формула изобретения Устройство для отображения инфор" мации на экране телевизионного приемника, содержащее задающий генератор,выход которого соединен с такта" вым входом преобразователя кодов, инпечения возможности формирования символов без пробелов и повышения точности, в устройство введены формирователь маркерного импульса, триггер, дешифратор, распределитель импульсов и буАерный регистр, первыйи второй входы которого являются соответственно вторым и третьим входами устройства, третий вход буферногорегистра подключен к четвертому выходу блока управления, пятый выходкоторого подключен к первому входуформирователя маркерного импульса,второй вход которого подключен к управляющему выходу мультиплексора адреса, третий вход формирователя маркерного импульса подключен к первому выходу распределителя импульсов,соединенному с вторым входом счетчика знаков, выход формирователя маркерного импульса подключен к первомууправляющему входу преобразователякодов, второй управляющий. вход которого подключен к второму выходу распределителя импульсов, вход которогоподключен к выходу задающего генератора, третий выход распределителяимпульсов подключен к третьему входуформирователя синхросигналов, четвертый и пятый выходы распределителяимпульсов подключены соответственнок первому и второму входам триггера,третий вход которого подключен кпервому вьгходу буАерного регистра,второй выход которотя подключен кинформационным входам - выходам блока памяти, подключенным к первомувходу дешиАратора, второй вход которого подключен к шестому выходу распределителя импульсов, третий входдешиАратора подключен к первому выходу триггера, соединенному с третьимвходом блока управления, четвертый,вход которого подключен к второмувыходу триггера., пятый вход блокауправления - к первому выходу дешифратора, второй выход которого является вторым выходом устройства,33 12 б 5834формационные входы которого соединены с информационными выходами знакогенератора, адресные входы первойгруппы которого соединены с информационными входами - выходами блока опе-ративной памяти, адресные входы второй группы знакогенератора - с выходами первой группы счетчика телевизионных строк, соединенных с первымвходом блока управления, второй вход 10которого подключен к выходам второйгруппы счетчика телевизионных строк,соединенным с входом счетчика знаковых строк и первым входом разрешениявыборки знакогенератора, второй входразрешения выборки которого подключен к первому выходу формирователясинхросигналов, первый вход которогоподключен к выходу счетчика знаковыхстрок, соединенному с входами первой 20группы входов мультиплексора адреса,входы второй группы входов которогоявляются первым входом устройства,входы третьей группы входов мультиплексора адреса подключены к выходу 25счетчика знаков, соединенному с входом счетчика телевизионных строк ивторым входом формирователя синхросигналов, входы четвертой группывходов мультиплексора подключены кпервым выходам блока управления, информационный выход мультиплексораадреса подключен к адресному входублока оперативной памяти, вход выбора режима и вход разрешения выборки блока оперативной памяти подключены соответственно к вторым и третьим выходам блока управления, первый вход счетчика знаков подключен квторому выходу формирователя синхросигналов, третий выход которого подключен к первому входу смесителя,второй вход которого подключен к выходу преобразователя кодов, выходсмесителя является первым выходомустройства, о т л и ч а ю щ е е с ятем, что, с целью расширения области1"применения устройства эа счет обесИзобретение относится к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управления, системах связи и в вычислительной технике в качестве устройства вывода информации из ЭВИ и отображения информации на экране телевизионного приемника.Целью изобретения является расширение области применения устройства эа счет обеспечения возможности формирования символов без пробелов и повышения точности отображения.На фиг.1 представлена функциональная блок-схема устройства для отображения информации; на фиг.2 принципиальная электрическая схема мультиплексора адреса; на фиг.З принципиальная энергетическая схема блока управления; на Фиг.4 - принципиальная электрическая схема распределителя импульсов; на фиг.5 принципиальная электрическая схема формирователя синхросигналов; на )фиг.6 - принципиальная электрическая схема формирователя маркерного импульса; на фиг.7 - принципиальная электрическая схема смесителя; на Фиг.8 - диаграмма распределения импульсов на выходах распределителя импульсов устройства; на фиг.9 - диаграмма работы устройства в реяиме записи информации.Устройство для отображения информации на экране телевизионного приемника содержит задающий генератор 1, преобразователь 2 кодов, знакогенератор 3, блок 4 оперативной памяти, счетчик 5 телевизионных строк,. блок 6 управления, счетчик 7 знаковых строк, формирователь 8 синхросигналов, мультиплексор 9 адреса, счетчик 10 знаков, смеситель 11, формирователь 12 маркерного импульса, триггер 13, дешифратор 14, распределитель 15 импульсов, буферный регистр 16, первый вход 17 устройства, второй вход 18 устройства, третий вход 19 устройства, первый выход 20 устройства второй выход 2 1 устройства, первый 22, второй 23 и третий 24 арифметико-логические элементы, первый элемент 25 И, элемент 26 И-НЕ, второй и третий элементы 27 и 28 И, первый элемент 29 ИЛИ, четвертый и пятый элементы ЗО и 31 И, регистр 32, элемент 33 8 И-НЕ, пер 5 10 15 20 25 30 35 40 45 50 55 вый элемент 34 НГ, блок 35 памяти,второй и третий элементы 36 и 37 НЕ,шестой и седьмой элементы 38 и 39 И,второй элемент 40 ИЛИ, четвертыйэлемент 4 1 НЕ, третий элемент 42 ИЛИ,четвертый элемент 43 НЕ, транзистор 44, резисторы 45-48.Буферный регистр 16 является узлом сопряжения предлагаемого устройства с внешним устройством управления, например микропроцессором и может быть выполнен, например, настандартной микросхеме многорежимного буферного регистра типа 585 ИР 12.В этом случае при подключении выводов "Выбор режима" микросхемы 585ИР 12 в "Земляной" шине устройства, а"Выбор кристалла 1" - к шине питания устройства управление выходныминформационным буфером регистра осу -ществляется по входу "Выбор кристалла 2" (фиг.1 вход С), На фиг.1показаны: вход С параллельной записи, группа информационных входовЭ , вход "Разрешения выборки" С иЯ - группа выходов информации и выход ЗП запроса регистра 16,Выходная информационная шина (Я -выходы) регистра 16 трехстабильная,Блок 4 оперативной памяти предназначен для хранения кодов символов; буквы, цифры, спецсимволы, псевдографика. Емкость ЗУ определяетсяформатом растра, т.е. числом символов в растре (количеством символовв строке, умноженным на число строк).В конкретном случае: 16 строк по 64символа - 1 Кх 7 бит,Блок 4 оперативной памяти можетбыть выполнен, например, на двухстандартных микросхемах типа 54 1 РУ 2,с поразрядно объединенными адресными входами, образующими группу адресных входов ДВход Ч блока 4, представляющийсобой объединенные Ч-входы микросхем, является входом "Выбор режима", при "1" на Ч-входе блок 2 устанавливается в режим чтения, при"О" - в режиме записи информации.Вход СБ блока 4,представляющийсобой объединенные СБ-входы микросхем, является входом "Разрешениевыборки,", при "1" на СБ-входе блока 2 Я/О-входы/выходы блока принимают третье состояние (высокоимпедансное, микросхема закрыта), при.У Ы Ы ыхад Г .Жг" асхад аЫХ ЮыхадР Бых аыхад Составитель Л,АбросимовРедактор П.Коссей Техред И.Ходаиич ектор И.Самборс аз 5670 одписн а СССу д Проектная,роизводственно-полиграфическое предприятие, г.ужгор/50 ВНИИПИ Госуд по делам 13035, Москва50 О/Р - входы/выходы установлены в режим вывода информации, а при "0" на СБ-входе и Ч - входе. - О/Р-входы/ выходы установлены в режм ввода информации.Мультиплексор 9 адреса совмещает в себя функции коммутатора адреса и формирователя признака маркера . Рассмотрим это подробнее, Иультиплексор 9 адреса может иметь три возможных режима работы: режим регенерации экрана (формирование растра), режим записи информации; режим сравнения (при необходимости формирования маркерного импульса),В режиме регенерации экрана мультиплексор 9 адреса подключает к адресным входам А блока 4 опера тивной памяти текущий адрес (выходное состояние счетчика 10 знаков и счетчика 7 знаковых строк).В режиме записи информации муль - типлексор 9 адреса подключает к адресным входам Д блока 4 оперативной памяти входной адрес, поступающий на первый вход 17 устройства. Входной адрес определяет адрес ячейки, в которую будет производиться запись кода символа.В режиме сравнения при формйровании маркерного импульса (маркера"), т.е. метки на экране телевизионного приемника, устанавливающей соответствие между позицией символа на экране и ячейкой блока 4 оперативной памяти, хранящей его код, мультиплексор 9 адреса формирует сигнал "Признак маркера" по своему выходу К в случае совпадения текущего адреса с входным адресом (код нй первом входе 17 устройства).На фиг.2 приведена функциональная схема мультиплексора 9 адреса, выполненного, например, на трех мик-. росхемах типа 133 ИПЗ (22-24). На первый вход 17 устройства, соединенный со вторым входом мультиплексора 9 адреса, поступает входной десятиразрядный код адреса (адрес) с внешнего устройства управления, например со счетчика "маркера" (не показан) . Четыре разряда (с первого по четвертый) из группы вторых входов мультиплексора 9 соединены с группой В -входов элемента 22 (арифметическое логическое устройство АЛУ) 10 15 20 25 ЗО 35 40 соответственно с разрядами с нулевого по третий. Два следующих, пятый и шестой разряды, из группы вторых входов мультиплексора 9 соединены соответственно с разрядами группы входов Ь элемента 23 АЛУ, с нулевым и первым, а два оставшихся разряда из группы входов б мультиплексора 9, второй и третий разряды, элемента 23 АЛУ соединены с "земляной" шиной устройства.Четыре следующих разряда группы вторых входов мультиплексора 9, с седьмого по десятый, соединены с группой входов Ь 24 АЛУ, соответственно с разрядами с нулевого по третий.Третьи входы мультиплексора 9 адреса, соединенные с выходом счетчика 10 знаков, соединена с А -входами элементов 22 и 23, причем четыре мпадших разряда третьих входов мультиплексора 9, с первого по четвертьп, соединены соответственно с разрядами группы входов К элемента 22 АЛУ с илевого по третий, а разряды с пятого по седьмой третьих входов мультиплексора 9 - соответственно с разрядами группы входов А 1 элемента 23 АЛУ с нулевого по второй.Четвертые входы мультиплексора 9, соединенные с выходом счетчика 7 знаковых строк, соединены со входами А элементов 22 и 23 АЛУ, причем четыре младших разряда четвертых входов мультиплексора 9, с первого по четвертьп, соединены соответственно с разрядами группы входов А элемента 24, с нулевого по третий, а старший, пятый разряд четвертых входов мультиплексора 9 соединен со входом А 2 элемента 23 АЛУ (вход АЗ микросхемы ЗЗИПЗ),Одноименные входы выбора режима работы АЛУ, Б,М-входы элементов 22-24 (Я,Я 11 ЯБ , М) соединены между собой, причем входы Б, соединены с 11 земляной 11 шиной устройства. Входы Я, соединены с третьим разрядом первых входов мультиплексора 9, входы Б - с первым разрядом первых входов, входы Я и М соединены между собой и со вторым разрядом первых входов мультиплексора 9.Выходы Г элементов 22-24 соединены с группой выходов Ь мультиплексора 9, причем разряды группч126 1 О выходов г. с первого по четвертыймультиплексора 9 соединены соответственно с разрядами группы выходов" элементов 22 с нулевого по третий,а пятый и шестой разряды группы вы 5ходов Г мультиплексора 9 соединеныс разрядами группы выходов Г элементов 24 с нулевого по третий.Выходы К ("равно") элементов 22-24соединены между собой и являютсявторым выходом мультиплексора 9.В режиме регенерации экрана напервые входы мультиплексора 9 с блока 6 управления поступает код режима А ("1" - во всех трех разрядахпервых входов мультиплексора 9), Приэтом на выходы Г всех элементов22-24 мультиплексора 9 транслируется состояние А входов, т,е. кодтекущего адреса (состояние выходовсчетчиков 7 и 10) .В режиме записи информации напервые входы мультиплексора 9 поступает код режима б (в первом разряде - "0", во втором - "1", а третьем - "0") и на выходы Р элементов 22-24 транслируется состояние8 -входов микросхем - входной адресустройства (на первый вход 17 устройства),ЗОПри поступлении на первые входы мультиплексора 9 кода "Сравнение""0") от блока 6 управления элементами 22-24 сравниваются коды на вхо 35дах А и Ь и в случае цх совпаденияво всех разрядах на втором выходемультиплексора 9 формируется сигнал "Признак маркера" уровнем логической "1,При наличии сигналов уровня логической " 1" в одном из старших разрядов второй или третьей группывходных сигналов, т.е. седьмого разряда во второй или пятого разряда втретьей (разряды А 2, АЗ микросхемы 23), на выходе К элемента 23, асоответственно и на втором выходе Кмультиплексора 9 формируется сигналс уровнем логического "О" (нет При 50знака маркера"), что обусловленонесовпадением кодов, так как соответствующие В-входы элемента 23 подсоединены к "земляной шине". Такимн нобразом, осуществляется запрет формирования признака маркера в пас 11 и55сивных частях формируемого растра.Блок 6 управления (фиг.З) содержит первый элемент 25 И, элемент 5834 Ь26 И-НЕ, второй и третий элементы 27и 28 И, элемент 29 ИЛИ и четвертыйи пятый элементы 30 и 31 И,Блок 6 управляет режимами работымультиплексора 9 адреса, блока 4оперативной памяти, буферного регистра 16, формирователя 12 маркерногоимпульса.Четвертый вход блока 6 соединенс первым входом элемента 25 И, с одним из входов элемента 26 И - НЕ, содним из входов 31 И и первым разрядом первого выхода блока 6 управления.Третий вход блока 6 соединен спервым входом элемента 27 И. Пятыйвход блока 6 соединен с первым входом элемента 28 И, выход которогосоединен с вторым входом элемента27 И и вторым выходом блока 6.Третий выход блока 6 соединен свыходом элемента 27 И. Первый и второй входы элемента 29 ИЛИ соединенысоответственно с первым и вторымразрядами первого входа блока 6, соединенных, в свою очередь, соответственно., с первым и вторым разрядамипервого выхода счетчика 5, Выход элемента 29 ИЛИ соединен со вторым входом элемента 30 И, первый вход которого соединен с четвертым выходом блока 6, а выход элемента 30ИЛИ - со вторым входом элемента 26И-НЕ, Выход элемента 26 И-НЕ соединен с первым входом элемента 31 И, спервым входом блока 6 и вторым разрядом в первом входе блока 6. Выходы элементов 25 и 31 И соединены,соответственно, с четвертым выходомблока 6 и третьим разрядом первоговыхода блока 6. Вторые выходы элементов 25 и 28 Исоединены между собой и соединены сцепью сброса "Сброс" (цепи формирования импульса сброса не показаны),На элементах 25, 27 и 28 И выполнен узел управления режимами работыблока 4 оперативной памяти (выходы 2 и 3 блока 6) и выходным буфером регистра 16 (выход 4 блока 6),на элементах 29 и ЗО ИЛИ - узел анализа номера текущей телевизионнойстроки в знаковой строке и узел формирования признака "начала межстрочного промежутка", на элементе 26И - НЕ и элементе 31 И - узел формирования кода управления режимами работы мультиплексора 9, 1265834В режиме регенерации экрана (сканирования ЗУ) ца четвертом и пятом ,входах блока 6 и в цепи сброса "Сбор" сформированы сигналы логической "1", а на входе 2 при этом с уровнем логического 0", На втором и четвертом выходах блока 6, соединенных соответственно с выходами элементов 28 и 25 И, Формируются уровни логической 11 11 , та к к ак на первом и втором входах этих э и емецт ов присутствуют логич е ск ая " 1. На третьем выходе блок а 6 будет сиг нал с уровнем логиче с х ог о0 ", вызванный нул е вым уровн ем на первом входе элемента 2 7 И ( с третьего входа блока 6 ) .Такое состояние этих трех выходов определяет : логическая " 1 " на тр ет ь ем выходе блока 6 - режим считыва - ния и з блока 4 оперативной памяти ; логическая " 1 " и а четвертом выходе блока 6 - " блокировку " буферного р е - гис т р а 1 6; логический " 0 " на третьем выходе блока 6 - "разрешение выборки " блока 4 оперативной памяти . 10152025 Состояние первого и пятого выхода блока 6 определяется в режиме регенерации экрана состоянием первых и вторых входов блока 6. При состоянии логический "0" на втором входе блока 6 (старший разряд счетчика 5, Фиг,1) независимо от состояния 1-го и 2-го разрядов первого входа блока 6, на выходе элемента 30 И формируется уровень логического "0, обус - 35 ловленный уровнем логического "0 на первом его входе, Сигнал с уровнем логического О на третьем входе элемента 26 И-НЕ вызывает форлпровацие на его выходе уровня логической "1", На выходе элемента 31 И также Форми - руется логическая 1", так как на первом и втором его входах - уровни логической "1", Таким образом, ца всех разрядах первого выхода блока 6 управления сформированы ",огическая "1", что соответствует коду режима А мультиплексора 9, а логическая "1" на пятом выходе блока 6 является сигналом "запрета" формирования маркер О ного импульса. При "1"-м состояции второго входа блока 6 и "0"-м первого и второго разрядов четвертого входа блока 6 выходы блока 6 свое состояние не меняют, так как из-за наличия ло гического цОц на первом и втором входах элемента 29 ИЛИ на его выходе формируется уровень логического "0",который возбуждая элемент 30 И по второму входу, вызывает ца его выхо,де Формирование сигнала с уровнем логического "0".Описанное состояние блока 6 характеризует режим регенерации экрана н течение 9 телевизионных строк (с 0-й по 8-ю),При появлении логической " ца любом из разрядов первого входа блока 6 и наличии логической " 1" на втором входе блока 6 на выходе элемента 30 И Формируется уровень логической "1", так как единичное состояние любого из двух входов элемента 29 ИЛИ вызывает состояние логической "1" наего выходе, т.е, на втором входе элемента 30 И, а так как ца первом его входе - уровень логической ", то и выход его принимает "1"-е состояние,Совпадение двух логических " 1"на входе элемента 26 И-НЕ вызываетФормирование на его выходе логичес,кого 101, который, воздействуя попервому входу на элемент 31 И, вызы 1гает на его выходе Формирование уровня логического "0". Таким образом,на пятом выходе блока 6 сформировануровень логического "0", что являет.ся разрешением формирования маркерного импульса, а состояние, которое принимает первый выход блока 6, логическая "1" - в первом разряде и логический "0" - во втором и третьем,является кодом режима цСравнение",При переходе устройства в режимзаписи на четвертом входе блока 6формируется уровень логического "0",а на третьем входе его - уровень логической " 1" . Уровень логической " 1"на третьем входе блока 6 вызываетформирование уровня логической " 1"на выходе элемента 27 И и соответственно на третьем выходе блока 6, чтоявляется сигналом "запирания" блока 4,оперативной памяти.Логический "0 на четвертом входе блока 6 вызывает Формирование "0" на выходе элемента 25 И и соответственно - на четвертом выходе блока 6, что является сигналом "отпирания" выходных буферов регистра 16. Логический "Оц на первом входе элемента буферов регистра 16, логический "0" на первом входе элемента 26 И-НЕ и втором входе элемента 31 И вызывает Формирование на их выходах совт,9 1265ветственно логической "1" и логического "0 . Это состояние не зависитот кодовой. комбинации на входах элемента 29 ИЛИ и элемента 30, так какэлемент 26 И-НЕ удерживается в состоянии логической 1 на выходе засчет логического 0 на первом входе.Такпм образом, на пятом выходе блока 6 сформирован сигнал уровнем логической " 1" - запрет формирования 10маркера, а состояние первого выходаблока 6 (разряд 1-й - логический "0",разряд 2-й - логическая " 1" и разряд3-й - логический 0") соответствуеткоду В режима мультиплексора 9. 15При поступлении сигнала уровнемлогического "О," на пятый вход блока 6 на выходе элемента 28 И и втором выходе блока 6 Формируется уровень логического "0", а с задержкой на элементе 27 И и на третьемвыходе блока 6, что соответствуетподаче сигналов, - соответственно"Запись" и "Разрешение выборки" наблок 4 оперативной памяти. 25Триггер 13 предназначен для осуществления временной привязки циклазаписи в блок 4 оперативной памяти впроцессе ассинхронного обмена предлагаемого устройства с внешним управ- ЭОляющим устройством к циклу регенерации экрана и может быть выполнен,например, на стандартной микросхеме133 ТИ 2,. Задающий генератор 1 вырабатываетпоследовательность импульсов, посту,пающих на С-входы распределителя 15и преобразователя 2, осуществляющего преобразование параллельногокода в последовательный. аПериод следования импульсов задающего генератора 1 определяет длительность одной точки в Формировании горизонтальной развертки символа. Задающий генератор 1 может бытьвыполнен, например, на двух элементах НЕ стандартной микросхемы 133ЛИ 1 с кварцевым резонатором в цепиобратной связи,Частота задающего генератора 1 в конкретном случае 10 мГц.Дешифратор 14 предназначен для анализа кода входного слова в режиме записи и может быть выполнен, например, на стандартной микросхеме ПЗУ 556 РТ 5.В случае соответствия входного кода на адресных входах дешифратора 14 группа входов А (Фиг,1) кодусимвола (буква, цифры, псевдографические символы) и наличия сигналов"Разрешение выборки" (входы С 1 иС 2) на первом выходе дешифратора 14формируется сигнал "Запись" с уровнем логического 0, В случае.соответствия входного кода коду команды управления" (управление, например,счетчиком маркера не показанным нафиг.1, позицией метки на экране -сдвиг влево, вправо, вверх, внизи т.д.) формируется одна из командуправления на втором выходе дешифратора 14.Счетчик 10 знаков является счетчиком текущего адреса горизонтальной развертки знаковой строки и своим выходным состоянием (кодовой комбинацией на выходе) определяет позицию символа на экране телевизионного приемника по горизонтали. Счетчик 10 может быть выполнен, например, на двух стандартных микросхемахтипа 133 ИЕ 7, На одной микросхеме133 ИЕ 7 выполнен двоичный счетчикделитель на 16, соединенный своимвыходом переноса ("15") со счетчиком ("+1") следующего счетчика.Входы сброса счетчиков (К-входы)соединены между собой и с вторым выходом формирователя 8 синхросигналов.Счетчик 5 телевизионных строк является счетчиком текущего адреса вертикальной развертки знаковой строкии своим выходным состоянием определяет номер текущей телевизионнойстроки в знаковой строке, и можетбыть выполнен, например, на стандартной микросхеме 133 ИЕ 5 (133 ИЕ 7).В конкретном случае на микросхеме 133 ИЕ 5 реализован счетчик на 13введением обратных связей с выходовсчетчика. Вход установки в 0 (входК) микросхем 133 ИЕ 5 (ИЕ 7) соединенс младшим разрядом "1" счетчика, авторой вход установки в "0" - 8 соединен с выходом элемента И, первыйвход которого соединен с разрядом 8счетчика (старший), а второй вход сразрядом 4 счетчика. Вход С 2 микро 1 11схемы соединен с выходом 1 , авход С 1 микросхемы является счетнымвходом счетчика 5 ,Счетчик 7 знаковых строк своим выходным состоянием определяет номер текущей знаковой строки и может11 12658быть реализован, например, на двухстандартных микросхемах 133 ИЕ 5,Первая из них, соединенная входам С 1 (вход Х счетчика 7 знаковыхстрок, фиг.1) с выходом счетчика 5телевизионных строк используется каксчетчик-делитель на 2, а вторая микросхема, соединенная входам С 1 с выходом 1 первой микросхемы - каксчетчик-делитель на 12, чта достигается введением обратных связей сдвух старших разрядов выхода микросхемы на входы установки в "О исоединением счетного входа С 2 микросхемы с выходом разряда и 1 этойже микросхемы (вторая половина пер -вай микросхемы используется как делитель на четыре для формированияимпульсов частотой следования 12,5 Гц,используе."ых в устройстве, например,для реалчзации режима повтора" кепоказано).Распределитель 15 импульсаь, тактируемый задающим генератором 1,осуществляет общую синхронизацию 25всех узлов и блоков устройства. Нафиг,4 приведена Функциональная схема распределителя 15, выполненногона сдвиговом регистре 32, в качестве которого может быть использавана,например, стандартная микросхема типа 133 ИР 13 на элементах 33 8 И-НЕи 34 НЕ, в качестве которых могутбыть использованы, например, стандартные микросхемы 133 ЛА 2 и 133 ЛН 1соответственно.35Информационный 01-вход регистра 32подключен к "земляной" шине устройства 3 (фиг.4), а остальные информационные 0-входы и не показанные наЩсхеме: вход Я режима и информационные последовательные входы Р и Бподключены к логической "1" устройства ("1", Фиг,ч).Цикл работы регистра 32 начинает 45ся с режима параллельной записи,т.е, когда на выходе 7 г-гистра. 32Формируется уровень логического 0"уровень логического "О" на входеэлемента 34 НЕ, соединенного свыходом регистра 32, вызывает на50ега выходе Аормирование сигналауровнем логической "1, который повходу Я управления режимом регистра 32 (физически вход Я, конкретноймикросхемы 133 ИР 13) устанавливаетрегистр 32 в реж параллельной записи. Следующим тактовым импульсамна С-входе, связанным с С-входам34 12распределителя 15 импульсов, а именно его положительным Франтом информации с Э-входов распределителя,переписывается в регистр, Таким образом, на выходерегистра 32 формируется логический "О, а на остальных шести - логическая "1", Сигнал уровнем логической " 1" на 7-мвыходе регистра 32 вызывает формирование логического "О" на выходе 34НЕ, который, в свою очередь, по Явходу регистра 32 переводит последний в режим сдвига вправоВременная диаграмма работы регистра 32 (распределителя 15) приведена на Фиг,8,Длительность цикла работы распределителя, представляющая собойсемь тактов (семь периодов) задающего генератора 1, определяет длительность горизонтальной разверткисимвола.В такте Т 1 импульс отрицательнойполярности (перепад из " 1" в "О")Формируется на выходе регистра 32и соответственна распределителя 15 импульсов еВ такте ТЗ (такт Т 2 - холостой)импульс Формируется на втором выходе распределителя, Т 4 - на третьемвыходе, Т 5 - на четвертом выходе,В такте Т 7 (такт Тб - холостой)импульс отрицательной полярности появляется на пятом выходе распределителя 15, а импульс положительной полярности - на втором выходе распределителя 15, равный по длительностиимпульсу на пятом выходе,Импульсом на первом выходе распределиуеля 15 осуществляется приращение к линейке счетчиков 5, 7,10 и тактиравание Формирователя 12.Импульсом на втором выходе распределителя 15 осуществляется тактирование входного дешифратора 14,Импульсом на пятом выходе распределителя 15 осуществляется тактирование по С-входу триггера 13.Импульсом на четвертом выходераспределителя 15 осуществляетсясброс па Я-входу триггера 13.Импульсом на третьем выходе распределителя 15 осуществляется тактирование формирователя 8 синхросигналов,Импульсам на втором выходе распределителя 15 осуществляется управление режимом работы распределителя 2.834 14пой входов формирователя 8, представляющих собой пять из семи разрядов счетчика 10 знаков, причем 1 вход АО блока 35 соединен со вторым Состояние адресных входов Состояние выходов А 1 АО 1 1 О 0 О О 1 11 0 0 О 0 13 1265На элементе 33 8 И-НЕ выполнен узел аварийного запуска (фиг.4), При установке распределителя 15 в единичное состояние (состояние всех выходов микросхемы 32 - логическая "1" - для предлагаемого устройства исключенное, невозможное состояние), что возможно при включении питания, на выходе элемента 33 8 И-НЕ, соединенного своими семью входами с соответ О ствующими выходами регистра 32, Формируется уровень логического "0", который по К-входу сбрасывает регистр 32 сдвига в "0".Установка нулевого уровня на 15 седьмом выходе регистра 32 вызывает через элемент: 34 НЕ установку по Б-входу регистра 32 режима параллельной записи, и с первым же тактовым импульсом на С-входе начинается нор О мальная работа регистра 32.формирователь 8 синхросигналов в зависимости от состояния счетчика 10 знаков и счетчика 7 знаковых строк формирует сигнал "Запирание" 25 знакогенератора 3 по его входу "Разрешение выборки" (СЯ 2) в пассивной части телевизионной строки и кадра, формируя тем самым гашение луча, сигнал сброса счетчика 10 знаков в ЗО конце каждой телевизионной строки импульсов строчной и кадровой синхронгйации, На фиг,5 приведена Функциональная схема Формирователя 8есинхросигналов, содержащего блок 35 памяти, элемента Зб и 37 НЕ, элементы 38 и 39 И, в качестве которых можно использовать, например, стандартные микросхемы 556 РТ 4, 133 ЛН 1 и 133 ЛИ 1, соответственно, 40Группа адресных входов А 1 блока 35 памяти, представляюцая собойпять адресных входов АОА 4 микросхемы, соединена с первой групА 7Аб АЬ А 4АЗА 2 0 0 0 0 0 0разрядом, А 1 - с третьим, А 2 - счетвертым, АЗ - с пятым, А 4 - с седьмым разрядами счетчика 10.Группы адресных входов А 2 блока 35,представляющая собой адресные входыАб, А 7 данного блока, соединены спервым входом формирователя 8 синхросигналов, представляющих собойчетыре из пяти разрядов счетчика 10знаковых строк, причем вход Аб соединен с первым разрядом А 7 - с пятымразрядом счетчика 7.Адресный вход АЗ блока 35 памятисоединен с выходом элемента 38 И,первый вход которого соединен с третьим разрядом из первого входа (3-йразряд счетчика 7), а второй входэлемента 38 И соединен с выходомэлемента 36 НЕ, вход которого соединен со вторым разрядом первого входа Формирователя 8 (второй разрядсчетчика 7),Первый выход Я 1 блока 35 памятиформирователя синхросигналов соединен с его первым выходом, второй выход Я 2 блока 35 соединен с первымвходом элемента 39 И, выход которого соединен с вторым выходом формирователя 8, а второй вход элемента39 И соединен с выходом элемента37 НЕ, вход последнего, в свою очередь, соединен с третьим входом Формирователя 8 синхросигнала.Ниже приведена таблица программирования блока 35 памяти формирователя 8 синхросигнала (в качествеблока 35 взята конкретная микросхема серии 556 РТ 4 с ее конкретнымивходами АОА 7, выходами О 1, Я 2,Я 3.О 1 О О О О О О О О О О О О О 1 О О О О О О О О О О О О О О А 7А Состояние адресных входов Продолжение таблицы Состояние выходов