Следящий интегратор

ОПИСАНИЕ ИЗОБЕЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союв Советских Социалистических Республиквщсцмое от авт. свидетельстваявлено 03.11,1969 ( 1308254/18-24) л. 42 птв, 15/3 42 гп, 7/18 с присоединением заявкиКомитет по делам бретеиий и откры МПК О 061 15/32 6 Обо 7/18 УДЫ, 681,332.35(088норитет ри Совете Мииистров СССРпубликовацо 29,Х.1970, Бюллетень33 ата опубликования описания 25.Х 11,19 О авторызобретсцця Пудзенков, Б. Макаревич, В. П. Гондарев, Е. И, Духнич т аганрогскии радиотехническии ицстит аявитель СЛЕДИВШИЙ ИНТЕГРАТ Предлагаемое изобретение относится к области вычислительной техники, в частности, к структурам специализированных цифровых вычислительных машин, работающих с многоразрядными приращениями,Известен следящий интегратор, состоящий из двух сумматоров, сдвигающего регистра, схемы анализа приращений, элемента памяти, блоков изменения знаков приращений, схем совпадения, ицверторов, сборок.При пользовании этими машинами в определенных случаях требуется большое количество логических блоков; известна также недостаточная гибкость цифровых интегрирующих машин с многоразрядными приращениями.Предлагаемый следящий интегратор отличается тсм, что выход источника потока приращений соединен со входом первого сумматора устройства, выход которого связан с первым входом второго сумматора, второй вход второго сумматора соединен со входом регистра и входом схемы анализа приращений, выходы которой через псрвую схему сборки одключецы ко входу инвертора и к одномувходов первой схемы совпадения, другой вход первой схемы совпадения соединен с источником максимального положительного приращения, выход инвертора и промежуточный выход рсгистра связаны со входами второй схемы совпадения, выходы которой совместно с выходом первой схеМы совпадения через вторую схему сборки соединены с общим входом третьей и четвертой схем совпадения, второй вход третьей схемы совпадения подключен к 5 выходу схемы анализа приращений, вход первого блока изменения знака приращения через инвертор соединен со вторым входом третьей схемы совпадения, выход блока изменения знака приращений соместно с выходом 10 схемы соединения через третью схему сооркисвязаны со входами второго и третьего блоков цзмецения знаков приращений, выход второго соединен со входом элемента памяти, выход которого замкнут ца вход первого сумматора, 15 управлгнощий вход третьего блока изменениязнака приращений подключен к источнику сигналов управления, а его выход - к выходной шине интегратора.Это позволяет увеличить гибкость цифровых 20 интегрирующих машин с многоразряднымиприращениями и уменьшить количество решающих блоков.1-1 а чертеже приведена блок-схема предлагаемого следящего интегратора для цифровых 25 интегрирующих машин с многоразряднымиприращениями. Интегратор содержит входную шину 1 устройства, сумматор 2 комбинационного типа, входную шину.З сумматора 2, элемент 4 памяти, сумматор Б комбинационного 30 типа ца два входа, регистр 6 сдвига, схему 73анализа приращений, выходную шину 8 сигнала максимального положительного приращения, выходную шину 9 сигнала минимального отрицательного приращения, собирательную схему 10 на два входа, схему 11 совпадения на два вода, вход 12 максимального положительного приращения, инвертор 13, схему 14 совпадения на два входа, выходную шину 15 регистра б, собирательную схему 1 б на два входа, схемы совпадения 17 и 18 на два вхо да, инвертор 19, собирательную схему 20 на два входа, блоки 21 - 22 изменения знака приращения, выходную шину 23 следящего интегратора, входную шину 24 управления блоком 22 изменения знака приращений, блок 25 из менения знака приращения.Входной сумматор 2 предназначен для суммирования приращений, поступивших на водную шину 1, и приращений, поступающих на входную шину 3 по цепи обратной отрица тельной связи, состоящей из элемента 4 памяти и блока 21 изменения знака приращений.Сумматор 5 предназначен для суммирования приращений с выхода сумматора 2 и содержимого регистра б, 25Схема анализа приращении служит для Выявления приращений, больших, чем максимальное положительное приращение, и меньших, чем минимальное отрицатеанное приращение. 30Выходные шины 8 и 9 семы анализа приращений являются управляющими шинами положительных и отрицательных максимальных приращений соответственно.Собирательная схема 10 объединяет посту лающие с них сигналы.Злемент 4 памяти запоминает на один шаг вычислений приращения с выхода собиратель. ной схемы 20, превращая их тем самым в приращения предыдущего шага вычислений. 40Регистр б сдвига служит для хранения начальной промежуточной информации. Кроме выхода соединенного со входом сумматора 5, регистр имеет выходную шину 15, через которую выдаются приращения, меньше по вели чине, чем абсолютная величина максимально используемых в устройстве приращений. Инверторы 13 и 19 служат для получения на своем выходе инверсии сигнала, поданного 50 на его вход.Схема 14 совпадения предназначена для пропускания приращения с выходной шины 15 регистра б при отсутствии управляющего сигнала на выходе собирательной схемы 10. При 55 наличии сигнала на выходе схемы 10 схемы 14 совпадения закрыта сигналом с выхода инвертора 13.Схема 11 совпадения пропускает максимальное положительное приращение, подавае мое на вход 12 от внешнего источника приращений при наличии разрешающего сигнала с выхода собирательной схемы 10.Собирательная схема 1 б объединяет выходы схем 14 и 11 совпадения. 65 Схема совпадения 17, управляемая инверсией сигнала с выходной шины 9 схемы 7 анализа, предназначена для пропускания на входсобирательной схемы 20 приращений с выхода собирательной схемы 1 б,Схема совпадения 18, управляемая сигналом с выходной шины 9 семы 7, предназначена для пропускания приращений с выходасобирательной схемы 1 б на вход блока 25 изменения знака приращений,Собирательная схема 20 объединяет выходы семы совпадения 17 и блока 25 изменения знака приращения. Выход схемы 20 соединен со входами блоков 21 и 22 изменениязнака приращения.Блок 21 предназначен для изменения знакавыходного приращения, поступающего в цепьобратной связи.Блок 22 используется для расширения технических и логических возможностей всегоустройства. Знак приращения, поступающегона выходную шину 23 устройства, определяется сигналом управления, поданным на входную шину 24 олока 22 изменения знака приращения,Следящий интегратор работает следующимобразом.От источника многоразрядных приращенийна вход сумматора 2 поступает входная информация. На входную шину 3 того же сумматора подается приращение по цепи обратной отрицательной связи с выхода элемента 4памяти. Результат суммирования поступает наодин из входов сумматора 5, на другой входкоторого подается содержимое накапливающего регистра б, При использовании данногоследящего интегратора для преобразованияполноразрядных чисел в поток многоразрядных приращений в регистр б записываетсячисло, которое необходимо преобразовать вготок приращений, Полученная сумма с выхода сумматора 5 подается в регистр б и навход схемы 7 анализа приращений. Сигнал навыходной шине 8 схемы 7 свидетельствует отом, что величина, поступившая с выхода сумматора 5, больше, че возможное положительное приращение (+ ЛУмак,), Сигнал на выходе 9 свидетельствует о том, что величина приращения меньше, чем минимальное отрицательное приращение ( - ЛЛмк). Сигнал с выходной шины 8 или 9, проходя через собирательную схему 10, поступает на один вход схемы 11 совпадения, а на ее другой вход 12 изустройства управления подается максимальное положительное приращение (+ Лмакс)Одновременно сигнал с выхода сборки 10,проходя через инвертор 13, запрещает прохождение через схему 14 совпадения всякойинформации с выходной шины 15 регистра б,Следовательно, информация, соответствующая максимальному положительному приращению, поступает на схему 1 б и на схемы совпадения 17 и 18. Если схема 7 фиксироваласигнал на шину 8, то схема совпадения 17 будет открыта через инвертор 19 и приращение, пройдя собирательную схему 20, поступит через блок 21 изменения знака в цепь обратной связи,Блок 21 инвертирует выходное приращение перед запоминанием его на элементе 4 памяти. С выхода же собирательной схемы 20 приращение поступает на блок 22, где его величина ЛЛ, уенаес на + 1 или - 1 в зависимости от управляющего сигнала на входной шине 24 блока 22, Затем приращение поступает на выходной шине 23 устройства,Если схема 7 фиксировала сигнална выходной шине 9, то приращение с выхода собирательной схемы 1 б через схему совпадения инвертирует свой знак на блоке 25 изменения знака приращения. В дальнейшем ход информации тот же, что и в первом случае.В тех случаях, когда нет сигнала ни на одном из выходных шин 8, 9 схемы 7 анализа, это означает, что в регистре находится приращение по величине меньше максимального положительного и больше минимального отрицательного приращения, и оно должно без каких-либо преобразований попасть на выход устройства. С этой целью в регистре б имеется дополнительная выходная шина 15, передача информации через которую осуществляется с задержкой на время анализа информации в схеме 7. Информация с выходной шины 15 регистра б через схему 14 совпадения, собирательную схему 1 б, схему 17 совпадения и собирательную схему 20 появляется на выходной шине 28 устройства.Предмет изобретенияСледящий интегратор, состоящий из двух сумматоров, сдвига ющего регистра, схемы анализа приращений, элемента памяти, блоков изменения знаков приращений, схем совпадения, инверторов, сборок, отличающийся тем, что, с целью сокращения числа решающих блоков, увеличения логических возможностей цифровой интегрирующей машины с многоразрядными приращениями, выход источника потока приращений соединен со входом первого сумматора устройства, выход которо го связан с первым входом второго сумматора, второй вход второго сумматора соединен со входом регистра и входом схемы анализа приращений, выходы которой через первую схему сборки подключены ко входу инвертора, 15 и с одним из входов схемы совпадения, другой вход первой схемы совпадения соединен с источником максимального положительного приращения, выход инвертора и промежуточный выход регистра связаны со входами второй 20 схемы совпадения, выходы которой совместнос выходом первой схемы совпадения через вторую схему сборки соединены с общим входом третьей и четвертой схем совпадения, второй ьход третьей схемы совпадения подключен к 25 выходу схемы анализа приращений, вход первого блока изменения знака приращения через инвертор соединен со вторым входом третьей схемы совпадения, выход блока изменения знака приращений совместно с выходом 30 схемы соединения через третью схему сборкисвязаны со входами второго и третьего блоков изменения знаков приращений, выход второго соединен со входом элемента памяти, выход которого замкнут на вход первого сум матора, управляющий вход третьего блока изменения знака приращений подключен к источнику сигналов управления, а его выход - к выходной шине интегратора.22 г - е 2ггз Тираж 480 Поди пспосретений и открытий при Совете Министров СССР Ж, Раушская наб., д. 4/5